「multi-core processor」を含む例文一覧(78)

1 2 次へ＞
  • The multi-core processor includes a central arbitration unit (CAU) with which each core of the multi-core processor is connected.
    マルチコアプロセッサは、その各コアが接続された中央調停ユニット（central arbitration unit（ＣＡＵ））を含む。 - 特許庁
  • PROCESSOR, DATA TRANSFER UNIT, AND MULTI-CORE PROCESSOR SYSTEM
    プロセッサ、データ転送ユニット及びマルチコアプロセッサシステム - 特許庁
  • LITHOGRAPHIC APPARATUS, CONTROL SYSTEM, MULTI-CORE PROCESSOR, AND METHOD TO START TASK ON MULTI-CORE PROCESSOR
    リソグラフィ装置、制御システム、マルチコアプロセッサ、およびマルチコアプロセッサにおいてタスクを開始する方法 - 特許庁
  • MULTI-CORE PROCESSOR SYSTEM AND TASK CONTROL METHOD THEREOF
    マルチコアプロセッサシステム、および、そのタスク制御方法 - 特許庁
  • Note: In multi-core systems, each core counts as one processor.
    注意: マルチコアシステムでは、各コアが1つのプロセッサとしてカウントされます。 - Gentoo Linux
  • MULTI-CORE PROCESSOR AND ENGINE CONTROL APPARATUS USING SAME
    マルチコアプロセッサ及びこれを用いたエンジン制御装置 - 特許庁
  • MULTI-CORE PROCESSOR, CONTROL METHOD THEREOF, AND INFORMATION PROCESSING DEVICE
    マルチコアプロセッサ，制御方法および情報処理装置 - 特許庁
  • MULTI-CORE PROCESSOR HAVING ACTIVE AND INACTIVE EXECUTION CORES
    アクティブ及び非アクティブ実行コアを有するマルチコアプロセッサ - 特許庁
  • To debug a core processor in association with a multi-threaded digital signal processor.
    マルチスレッド化デジタル信号プロセッサと関連してコアプロセスをデバッギングする。 - 特許庁
  • PROCESSING CHIP, SYSTEM INCLUDING CHIP, MULTIPROCESSOR DEVICE, AND MULTI-CORE PROCESSOR DEVICE
    処理チップ、チップを含むシステム、マルチプロセッサ装置およびマルチコアプロセッサ装置 - 特許庁
  • To effectively perform processing of a task in a multi-core processor system.
    マルチコアプロセッサシステムにおいて、タスクを効率的に処理できるようにする。 - 特許庁
  • To provide a multi-core processor having active and inactive execution cores.
    アクティブ及び非アクティブ実行コアを有するマルチコアプロセッサを提供する。 - 特許庁
  • The multi-core processor 100 is provided with n+1 power planes.
    また、マルチコアプロセッサ１００には、ｎ＋１個のパワープレーンが設けられている。 - 特許庁
  • MULTI-CORE PROCESSOR SYSTEM, SHARED RESOURCE CONTROL METHOD, AND THREAD CONTROL DEVICE
    マルチコアプロセッサシステム、共有リソース制御方法及びスレッド制御装置 - 特許庁
  • To perform both data transfer and deletion between dynamic load distribution and processor core in a distributed memory type multi-core processor system.
    分散メモリ型のマルチコアプロセッサシステムにおいて動的負荷分散とプロセッサコア間のデータ転送の削減とを両立させる。 - 特許庁
  • To reduce complicatedness in the case of software development to be executed by a multi-core processor.
    マルチコアプロセッサで実行するソフトウェア開発時の煩雑さを軽減する。 - 特許庁
  • PROGRAM PARALLEL EXECUTION SYSTEM AND PROGRAM PARALLEL EXECUTION METHOD ON MULTI-CORE PROCESSOR
    プログラム並列実行システム、マルチコアプロセッサ上のプログラム並列実行方法 - 特許庁
  • METHOD FOR REALIZING SEMAPHORE TO MULTI-CORE PROCESSOR AND CONTROLLING ACCESS TO COMMON RESOURCE
    マルチコアプロセッサにセマフォを具現化し、共通資源へのアクセスを制御する方法 - 特許庁
  • The multi-core processor 100 has 2^n (n is a natural number ≥2) cores.
    マルチコアプロセッサ１００は、２^ｎ個（ｎは２以上の自然数）のコアを備えている。 - 特許庁
  • PACKET EXCHANGE DEVICE, MULTI-CORE PROCESSOR, PACKET EXCHANGE METHOD, PACKET CONTROL METHOD, AND PROGRAM
    パケット交換装置、マルチコアプロセッサ、パケット交換方法、パケット制御方法、プログラム - 特許庁
  • Processing object data is divided such that calculation loads are different, and input into each processor core of a multi-core CPU.
    計算負荷が異なるよう処理対象データを分割し、マルチコアＣＰＵの各プロセッサコアに投入する。 - 特許庁
  • To provide a multi-core processor system dynamically adding/deleting an area to be used by a multi-core processor as a main memory, while maintaining the consistency of a cache.
    キャッシュの一貫性を保ちつつマルチコアプロセッサがメインメモリとして使用できる領域を動的に追加／削除することができるマルチコアプロセッサシステムを提供する。 - 特許庁
  • In an operating system operating on a multi-core processor, a plurality of processor cores are grouped into a plurality of core units configured of one or more processor cores, for management.
    マルチコアプロセッサ上で動作するオペレーティングシステムにおいて、複数のプロセッサコアを１以上のプロセッサコアからなる複数のコアユニットにグループ化して管理するようにした。 - 特許庁
  • To provide a multi-core processor integrated circuit having functional elements configurable as core elements and as system device elements.
    コア素子およびシステム・デバイス素子として構成可能な機能素子を備えたマルチコア・プロセッサ集積回路を提供すること。 - 特許庁
  • To efficiently perform software tuning for a multi-core processor provided with a plurality of cores.
    複数のコアを備えたマルチコアプロセッサ向けのソフトウエアチューニングを効率的におこなわしめること。 - 特許庁
  • To output a plurality of image data by efficiently performing parallel processing by using a multi-core processor.
    マルチコアプロセッサを用いて複数の画像データを効率的に並列処理して出力可能にする。 - 特許庁
  • To provide an information processor and a multi-core system capable of appropriately protecting an address space.
    アドレス空間を適切に保護することが可能な情報処理装置およびマルチコアシステムに関する。 - 特許庁
  • To get access to a memory region at a high speed by validly utilizing a memory region in a multi-core processor.
    マルチコアプロセッサ内のメモリ領域を有効に活用し、高速にメモリ領域にアクセスする。 - 特許庁
  • MULTI-CORE PROCESSOR SYSTEM, SCHEDULE MANAGEMENT PROGRAM AND COMPUTER-READABLE STORAGE MEDIUM STORING THE SAME
    マルチコアプロセッサシステム，スケジュール管理プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 - 特許庁
  • To prevent lowering of system performance by providing a method for executing semaphore on a multi-core processor.
    マルチコアプロセッサ上でセマフォを実施する方法を提供し、システムパフォーマンスの低下を防止すること。 - 特許庁
  • A logical cache setting section 104 sets a CPU cache corresponding to the program characteristics, to the multi-core processor.
    論理キャッシュ設定部１０４は、プログラム特性に応じたＣＰＵキャッシュを、マルチコアプロセッサに設定する - 特許庁
  • To provide a multi-core processor for executing the repetitive processing of a loop part in parallel even in a program for serial processing.
    逐次処理用プログラムでも、ループ部分の繰り返し処理を並列に実行するマルチコアプロセッサの実現。 - 特許庁
  • To realize synchronization between threads by extremely low overhead concerning multi-threading to be performed in a processor core.
    プロセッサコアで実行するマルチスレッドにおいて、非常に低いオーバーヘッドでスレッド間の同期を可能にする。 - 特許庁
  • To provide an information processing system allowing memories to be shared among a plurality of microcomputers having a multi-core processor and managing access to the shared memories for each processor core.
    マルチコアプロセッサを備えた複数のマイコン間でメモリを共有させながらプロセッサコア毎にその共有メモリへのアクセスを管理する情報処理システムを提供すること。 - 特許庁
  • In this multi-core processor for a build-in system in which a debug control unit is incorporated, JTAG ICE debug functions, that is, program stop/resumption, register dump, memory dump and trace or the like are realized by using one multi-core processor.
    デバッグコントロールユニットを内蔵した組み込みシステム向けマルチコアプロセッサにおけるＪＴＡＧ ＩＣＥデバッグ機能、すなわち、プログラム停止・再開、レジスタダンプ、メモリダンプ、トレースなどを、１つのマルチコアプロセッサを使って実現させる。 - 特許庁
  • A CPU cache mechanism 305 is shared by a plurality of CPU cores 301-304 in a multi-core processor 30.
    ＣＰＵキャッシュ機構３０５は、マルチコアプロセッサ３０内の複数のＣＰＵコア３０１〜３０４に共有される。 - 特許庁
  • To provide a multi-core processor capable of reliably arbitrating accesses to a shared access object.
    共有アクセス対象へのアクセスに関する調停を確実に行うことが可能なマルチコア・プロセッサを提供すること。 - 特許庁
  • To provide a multi-core processor control method and device that select and operate an appropriate number of cores matching an overall operation state of a processor.
    プロセッサ全体の稼働状態に応じて、適切な数のコアを選択して稼働する「マルチコアプロセッサ制御方法及び装置」を提供する。 - 特許庁
  • To provide a simulation method suitable for development of software applied to a multi-core processor or a multiprocessor or a multi-master slave, which performs parallel processing.
    並列処理を行うマルチコアプロセッサまたはマルチプロセッサまたはマルチマスタスレーブに適用するソフトウェア開発に適したシミュレーション方法を提供する。 - 特許庁
  • To provide a processing chip, a system including chips, a multiprocessor device, and a multi-core processor device for industrial applications.
    産業上の適用に対して処理チップ、チップを含むシステム、マルチプロセッサ装置およびマルチコアプロセッサ装置を提供すること。 - 特許庁
  • The apparatus initializes a low power mode e.g., detects one or more un-affinitized software threads, affinitizes one or more un-affinitized software threads to run on a set of processor cores of a multi-core processor, wherein the set of processor cores includes less than the total number of processor cores of the multi-core processor.
    装置は、たとえば低電力モードを初期化し、１以上の親和性が与えられていないソフトウェアスレッドを検出し、マルチコアプロセッサのプロセッサコアのセットで実行するために１以上の親和性が与えられていないソフトウェアスレッドに親和性を与えるために動作し、プロセッサコアのセットは、マルチコアプロセッサの全体のプロセッサコアの数の満たないプロセッサコアを有する。 - 特許庁
  • To solve the problems of operating a multi-core processor in a multi-task in an optimal state, operating a signal processing system to response to a real-time request, and monitoring operation of a core processor without losing its real-time performance.
    解決しようとする課題は、マルチコアプロセッサを最適な状態でマルチタスク動作させ、信号処理システムなどのリアルタイム要求に答える様に動作させると共に、さらにそのリアルタイム性をくずさずにコアプロセッサの動作を監視することである。 - 特許庁
  • To make it possible to perform an efficient multi-task operation by using a multi-core processor so as to be made adaptable to a signal processing system or the like with severe time response performance.
    マルチコアプロセッサを用いて効率的なマルチタスク動作を行なわせることができ、時間応答性能の厳しい信号処理システムに等に適用可能とする。 - 特許庁
  • To reduce accumulation of an error by calculating the error of prediction systematically in quickening a processing loop by speculative pipelining in a multi-core or multi-processor system.
    マルチコアまたはマルチプロセッサ・システムにおいて、処理ループを投機的パイプライニングで高速化する際に、予測の誤差をシステム的に計算することによって、誤差の累積を減らすこと。 - 特許庁
  • To achieve a low cost multi-processor for integration which is characterized by a reconfigurable inter-processor core connection topology for increasing scalable arithmetic performance and the degree of freedom by making variable the number of processor cores.
    プロセッサコア数を可変とすることによるスケーラブルな演算性能、および自由度が高く再構成可能なプロセッサコア間結合トポロジを特徴とする、組み込み向け低コストマルチプロセッサを実現する。 - 特許庁
  • A plurality of image memories 51 to 54 and a plurality of cores 31 to 34 in a multi-core processor 21 are made to correspond through a bus 25 one to one.
    複数の画像メモリ５１〜５４と、マルチコアプロセッサ２１内の複数のコア３１〜３４とを、バス２５を介して１対１に対応させる。 - 特許庁
  • Thus, it is possible to output images in parallel by performing image processing in parallel only by the number of cores owned by the multi-core processor 21.
    これにより、マルチコアプロセッサ２１が有するコアの数だけ並列的に画像処理を行って並列的な画像出力が可能となる。 - 特許庁
  • To provide a system, a method and a computer-readable storage medium for transposing array data on a SIMD multi-core processor architecture.
    配列データをＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上で転置するためのシステム、方法及びコンピュータ可読ストレージ媒体を提供する。 - 特許庁
  • To provide a navigation system capable of shortening the processing time of a program when operating the program on a multi-core processor.
    マルチコアプロセッサ上でプログラムを動作させる場合に、プログラムの処理時間の短縮を図ることができるナビゲーション装置を提供する。 - 特許庁
  • To achieve low power consumption and to take a countermeasure against heat effectively by controlling power consumption of a multi-core processor which performs communication processing of a base station.
    基地局の通信処理を行なうマルチコアプロセッサの消費電力を制御し、低消費電力化、および熱対策を効果的に行なう。 - 特許庁
1 2 次へ＞

例文データの著作権について