「multiprocessor function」を含む例文一覧(16)
- MULTIPROCESSOR SYSTEM WITH PROCESSOR ABNORMALITY MONITORING FUNCTION
プロセッサ異常監視機能を備えたマルチプロセッサシステム - 特許庁 - FUNCTION DISTRIBUTION AND LOAD DISTRIBUTION PROCESSING MULTIPROCESSOR SYSTEM
機能分散及び負荷分散処理マルチプロセッサシステム - 特許庁 - To provide a circuit for realizing a function, that is equivalents to a function of atomic-LOAD/STORE, in the case of constructing a multiprocessor system using a processor which does not have the function of atomic-LOAD/ STORE.
本発明は、atomic-LOAD/STORE の機能を持たないプロセッサを用いてマルチプロセッサシステムを構築する場合に、atomic-LOAD/STORE の機能と同等の機能を実現する回路を提供することを目的とする。 - 特許庁 - To start at least a partial function in an early stage by improving the efficiency of an initialization process in a multiprocessor system.
マルチプロセッサシステムにおいて、初期化処理を効率化して少なくとも一部の機能を早期に開始できるようにする。 - 特許庁 - To provide a multiprocessor capable of controlling flexibly and quickly a processor, even when a function of the processor is changed.
プロセッサの機能が変更される場合においても、プロセッサの制御を柔軟に、かつ、高速に行うことができるマルチプロセッサを提供する。 - 特許庁 - To realize an interactive debug function via a communication port if an abnormal condition occurs in a debug objective processor in a multiprocessor system composed of a plurality of processors.
複数のプロセッサからなるマルチプロセッサシステムにおいて、デバッグ対象プロセッサに異常が発生した場合、通信ポート経由での対話的デバッグ機能を実現する。 - 特許庁 - To provide a new method and device to realize a high processing function by interconnecting one or more multiprocessor systems with one or more external devices.
１つ以上のマルチプロセッサシステムを、１つ以上の外部デバイスと相互接続し、高い処理機能を実現するための新たな方法や装置に対する技術を提供する。 - 特許庁 - To provide an inexpensive multiprocessor system comprising one or more high-speed accessible processors by limiting the function of some processors of the plurality of processors.
一又は複数のプロセッサが高速アクセス可能であり、複数のプロセッサのうちの一部のプロセッサの機能を限定することにより、安価なマルチプロセッサシステムを提供することを課題とする。 - 特許庁 - To provide a multiprocessor system for enabling parallel processing in consideration of fixing or non-fixing of a unit processor of a task while using resources of a program such as an OS of a conventional function-distributed processor.
従来の機能分散型プロセッサのＯＳ等プログラムの資産を流用しながらタスクの単位プロセッサの固定、非固定をも考慮した並列処理が可能なマルチプロセッサシステムを提供する。 - 特許庁 - To enable each PE (processor element) to achieve the request of a prescribed function that an OS executed on other PEs has without changing the OS for a multiprocessor system having a plurality of PEs (Processor Elements) on which each OS operates.
各々のＯＳが動作する複数のＰＥ（プロセッサエレメント）を有するマルチプロセッサシステムに関し、各ＰＥが他のＰＥ上で実行されるＯＳが持つ所定機能の要求を、ＯＳを変更することなく実現する。 - 特許庁 - Each of the cells is configured to perform a memory migration function of migrating memory from a first main memory of the main memories to a second main memory by a method that is invisible to an operating system of the multiprocessor system.
前記セルの各々は、当該マルチプロセッサシステムのオペレーティングシステムに対して不可視である方法で、前記メインメモリのうちの第１のメインメモリから前記メインメモリのうちの第２のメインメモリにメモリを移行させるメモリ移行機能を実行するように構成される。 - 特許庁 - To provide a multiprocessor system, which has an interface for acquiring physical position information of an I/O on a virtual machine monitor with an exclusive allocating function of the I/O, and optimizes the allocation of resources to a virtual server in accordance with a specified policy by using the physical position information being acquired.
Ｉ／Ｏデバイスの専有割付機能を有する仮想マシンモニタ上で、Ｉ／Ｏデバイスの物理位置情報を取得するインタフェースを持ち、取得した物理位置情報を使って仮想サーバに対するリソースの割付を、指定されたポリシーに従って最適化する。 - 特許庁 - For transfer between processors of the multiprocessor constitution 109, a part which is not included in the DMA transfer unit area is transferred by bits by using a CPU so that no ineffective area is transferred and only a part included in the DMA transfer unit border is transferred at a high speed by using a DMA function.
マルチプロセッサのプロセッサ間の転送では、無効領域を転送しないように、ＤＭＡ転送単位境界に含まれない部分をＣＰＵを用いて１画素ずつ転送し、ＤＭＡ転送単位境界に含まれる部分のみをＤＭＡ機能を用いて高速に転送する。 - 特許庁 - Concerning the controller of multiprocessor configuration, plural independent general buses 4a and 4b with the connector connections of respective multiprocessors 5a and 5b, dual port memory device 7 having an interruption control function for performing communication between the respective processors through the respective general buses while respectively connecting the plural independent general buses and interlock circuit 9 for the abnormality monitor function of the controller are provided on a back plane board 8.
本発明は、マルチプロセッサ構成の制御装置において、マルチプロセッサの各々５ａ、５ｂをコネクタ接続した複数の独立した汎用バス４ａ、４ｂと、該複数の独立した汎用バスの各々を接続し、上記各プロセッサ間の通信を各汎用バスを介して行う割込み制御機能を有するデュアルポートメモリ装置７と、上記制御装置の異常監視機能のインターロック回路９とをバックプレーン基板８上に備えたことを特徴とする。 - 特許庁 - To solve the problem that it is difficult to achieve a flaw judging and processing function by a plurality of image processing programs because it is impossible to store the image processing programs exceeding a memory size restriction by the memory size restriction of the hardware of processor elements (PE) in an image processor having a plurality of multiprocessor units each of which is composed of a plurality of the processor elements (PE).
複数のプロセッサエレメント（ＰＥ）からなる複数のマルチプロセッサユニットを有する画像処理装置において、プロセッサエレメント（ＰＥ）のハードウェアのメモリサイズ制約により、メモリサイズ制約を超える画像処理プログラムを格納することが不可能であることから、複数の画像処理プログラムでの欠陥判定処理機能を実現するのが困難である。 - 特許庁 - The program commands a multiprocessor system 40 to function as a determining means 12 for determining the processing efficiency of a process 38 when threads of the process 38 are assigned to a plurality of processors 28, respectively, and a selecting means 14 for selecting whether the process 38 is executed by a single processor 26 or a plurality of processors 38 according to the result of the determining means 12.
本発明のプログラムは、マルチ・プロセッサ・システム４０を、複数のプロセッサ２８にそれぞれプロセス３８のスレッドを割り当てるたときのプロセス３８の処理効率を判定する判定手段１２、判定手段１２の結果に基づいて、プロセス３８を１つのプロセッサ２６または複数のプロセッサ３８で実行させるかを選択する選択手段１４、として機能させるためのプログラムである。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
