「noninteger」を含む例文一覧(11)
- NONINTEGER FREQUENCY DIVIDING DEVICE
非整数周波数分割装置 - 特許庁 - The components have noninteger length.
この成分は非整数の長さを持つ。 - 特許庁 - NONINTEGER STREAM FEEDER FOR PRINTED MATTER TREATING MACHINE
被印刷体処理機械用の非整数型のストリームフィーダ - 特許庁 - To apply high-speed reproduction and low-speed reproduction to a video signal at a noninteger double speed.
非整数倍速でビデオ信号を高速再生及び低速再生する。 - 特許庁 - FREQUENCY CONVERTER WHICH TOLERATES NONINTEGER SEGMENTING RATIO PROGRAMMED BY UNIQUE CONTROL WORD
独自の制御ワードによりプログラムされる非整数分割比を許容する周波数変換器 - 特許庁 - To provide a technique for generating an efficient circuit description, from an operation description including noninteger type data.
非整数型のデータを含む動作記述から、効率的な回路記述を生成する技術を提供する。 - 特許庁 - A position detection device includes a position detection part (an encoder 1, a hall IC 6), a displacement detection part (an encoder 1), and a count part (an edge detection part 20, a noninteger divider 21, angle counters 31, 32).
位置検出部（エンコーダ１、ホールＩＣ６）と、変位検出部（エンコーダ１）と、カウント部（エッジ検出部２０、非整数分周器２１、角度カウンタ３１，３２）とを備える。 - 特許庁 - To enable heightening a transmission frequency of a basic transmitter and to improve noise performance by performing dividing control of a frequency divider of a phase locked loop with a noninteger value.
位相ロックループの分周器を非整数値で分周制御することにより、基準発信器の発信周波数を高くすることを可能とし雑音性能を改善する - 特許庁 - Plural input clock signals, whose frequencies are the same, are converted into a target clock signals, and the m cycles of the input clock signals are made equal to the n cycles of the target clock signal by using a noninteger frequency dividing device.
非整数周波数分割装置を用いて、周波数が同じ複数個の入力クロック信号を目標クロック信号に変換して、入力クロック信号のｍ個の周期を目標クロック信号のｎ個の周期に等しくする。 - 特許庁 - The ratio of the number of the centrifugal rollers 4 provided in the driving side transmission pulley A, and the number of the centrifugal weights 12 provided in the centrifugal clutch C, greater one to the smaller is a noninteger.
、駆動側変速プーリＡに設けられた遠心ローラ４の個数と、前記遠心クラッチＣに設けられた遠心ウェイト１２の個数におけるいずれか一方の小なる個数に対する大なる個数の比率は非整数としてなること。 - 特許庁 - Then, plural edge trigger signals are generated from the input clock signals, and the cycles of the edge trigger signals are made equal to the 2m cycles of the input clock signals, and the rising edge and falling edge of any edge trigger signal is turned to the rising edge and falling edge of one of the input clock signals by using the noninteger frequency dividing devise.
そして、非整数周波数分割装置が、複数個のクロック信号エッジトリガ生成回路を用いて、入力クロック信号により複数個のエッジトリガ信号を生成して、エッジトリガ信号の周期は入力クロック信号の２ｍ個の周期に等しく、どのエッジトリガ信号の立上りエッジおよび立下りエッジでも、入力クロック信号の中の一つの立上りエッジおよび立下りエッジに同調する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
