「offset reference voltage」を含む例文一覧(153)
1 2 3 4 次へ＞- The regulated reference voltage is employed as an offset signal.
調整後の基準電圧をオフセット信号として用いる。 - 特許庁 - To provide a comparator that intentionally provides an offset voltage to a detected voltage with respect to a reference voltage.
基準電圧に対し、検出電圧に意図的にオフセット電圧をもたせたコンパレータの提供。 - 特許庁 - Two systems of offset control circuits 61, 62 are provided: the offset control circuit 61 superposes an offset on an input signal 1, and the offset control circuit 62 produces a reference offset voltage Vref.
２系統のオフセット制御回路６１，６２を準備し、６１は入力信号１にオフセットを重畳し、６２は基準となるオフセット電圧Ｖｒｅｆをを生成する。 - 特許庁 - LOCOS OFFSET TYPE TRANSISTOR AND REFERENCE VOLTAGE GENERATING CIRCUIT USING THE SAME
ＬＯＣＯＳオフセットタイプトランジスタとそれを用いた基準電圧発生回路 - 特許庁 - To suppress variation in output voltage by holding a desired offset voltage constant by providing a reference voltage generating circuit and a current adjusting circuit and adjusting a supply current by comparing the output voltage with a reference voltage signal.
抵抗性負荷を横断しての出力電圧降下を制限し且つインピーダンス不整合を取除いた低電圧差動信号（ＬＶＤＳ）ドライバ回路を提供する。 - 特許庁 - To obtain an amount of output change equal to an amount of change of a reference voltage (an offset voltage).
基準電圧（オフセット電圧）の変化幅に等しい出力変化幅を得ることができる。 - 特許庁 - The switched capacitor amplifier circuit is configured such that it employs a reference voltage in addition to a standard voltage, and controls the difference between the reference voltage and the standard voltage to cancel the offset voltage included in the input voltage.
基準電圧の他に参照電圧を用い、これら参照電圧と基準電圧の差を制御することによって、入力電圧の持つオフセット電圧をキャンセルできる構成とした。 - 特許庁 - A comparator 1 compares the output voltage (reference voltage Vref) at the output terminal with a threshold voltage Vth (voltage Vbgr as output voltage of constant voltage source 10 minus offset voltage Vos).
コンパレータ１は、出力端子の電圧（基準電圧Ｖref ）と閾値電圧Ｖth（定電圧源１０１の出力電圧である電圧Ｖbgr −オフセット電圧Ｖos）とを比較する。 - 特許庁 - By subtracting a reference voltage from an offset voltage during transmission by using a transmission base band signal the offset voltage is detected and the voltage is increased/decreased to reduce the offset to adjust a DC voltage in the loop.
送信ベースバンド信号を用いて、送信中のオフセット電圧からリファレンス電圧を減算することによってオフセット電圧を検出し、オフセットが減少するように電圧を加減算し、ループ内のDC電圧を調整する。 - 特許庁 - To provide a magnetic encoder with an offset adjusting function which can adjust the offset of reference voltage.
リファレンス電圧のオフセット調整を行うことが可能なオフセット調整機能付磁気エンコーダを提供すること。 - 特許庁 - The voltage comparator circuit 4 compares a signal voltage 4IN with a reference voltage 4REF and adds an inverted offset to the offset based on an offset cancellation signal 5OFC to cancel the offset of the input to the comparator circuit.
電圧比較回路（４）は、信号電圧（４ＩＮ）とリファレンス電圧（４ＲＥＦ）とを比較し、比較回路の入力のオフセットを相殺するための逆オフセットをオフセットキャンセル信号（５ＯＦＣ）に基づいてオフセットに加算する。 - 特許庁 - The control means may make the offset voltage generating circuit operate with reference to the casing of the electron beam lithographic apparatus and make the focus correcting voltage generating circuit operate with reference to an offset voltage output from the offset voltage generating circuit.
制御手段は、オフセット電圧発生回路を、電子ビーム露光装置の筐体を基準として動作させ、フォーカス補正電圧発生回路を、オフセット電圧発生回路により出力されるオフセット電圧を基準として動作させるようにしてもよい。 - 特許庁 - In response to the control signal S, an offset control circuit 3 outputs an offset control voltage Vref for keeping the voltage level of a reference DC voltage Vbase for the DC voltage level of an output voltage Vout.
オフセットコントロール回路３は、制御信号Ｓに応答して、出力電圧VoutのＤＣ電圧レベルを基準のＤＣ電圧Vbaseの電圧レベルに保つためのオフセットコントロール電圧Vrefを出力する。 - 特許庁 - METHOD AND CIRCUIT FOR TRIMMING OFFSET, AND TEMPERATURE DRIFT FOR OPERATIONAL AMPLIFIERS AND VOLTAGE REFERENCE
演算増幅器および電圧基準用オフセットおよび温度ドリフト・トリミング方法および回路 - 特許庁 - On the other hand, for a period other than the offset detection period, the reference voltage selection circuit 101 outputs the voltage detected during the offset detection period as the internal reference voltage of the analog/digital converter 103.
一方、オフセット検出期間外は、基準電圧選択回路１０１は、オフセット検出期間中に検出された電圧を、Ａ／Ｄ変換器１０３の内部基準電圧として出力する。 - 特許庁 - To provide a reference voltage generation circuit which reduces an influence of offset of a differential amplifier and responds to voltage reduction.
差動アンプのオフセットの影響を低減し低電圧化に対応可能な基準電圧発生回路の提供。 - 特許庁 - To provide a comparator, capable of changing a detection voltage value to a value obtained by adding or subtracting an offset voltage value to or from a reference voltage value.
検出電圧値を、基準電圧値にオフセット電圧値が加算または減算された値とすることが可能なコンパレータの提供。 - 特許庁 - To provide a band gap type reference voltage generation circuit capable of generating a reference voltage of about 1.2 V or less whose temperature dependency is low and realizing reduced offset voltage dependency of a differential amplifier.
温度依存性の低い約１．２Ｖ以下の基準電圧を発生可能で、差動アンプのオフセット電圧依存性も小さくしたバンドギャップ型の基準電圧発生回路。 - 特許庁 - Thereby, because an offset voltage of the operational amplifier OP is canceled, an ideal reference voltage VREF obtained when the offset voltage is zero can be generated.
これにより、オペアンプＯＰのオフセット電圧がキャンセルされることから、オフセット電圧がゼロである場合に得られる理想的なリファレンス電圧ＶＲＥＦを生成することが可能となる。 - 特許庁 - To reduce an output offset generated by a reference voltage difference in the offset cancellation circuit of a Hall element and parasitic capacitance attached to the capacitive element of the offset cancellation circuit.
ホール素子のオフセットキャンセル回路における基準電圧差とオフセットキャンセル回路の容量素子につく寄生容量によって生ずる出力オフセットを低減する。 - 特許庁 - A non-offset control signal generator 440 generates a non-offset control signal based on the sampled output signal, and an offset voltage generator 450 generates an offset voltage by reference to voltages stored in a table or based on the non-offset control signal.
非オフセット制御信号発生器４４０は、非オフセット制御信号をサンプリング済み出力信号に基づいて生成し、オフセット電圧発生器４５０は、テーブルに保存される電圧を参照するか、又は非オフセット制御信号に基づいてオフセット電圧を生成する。 - 特許庁 - A reference voltage Voff1 and a reference voltage Voff2 are provided in a switched capacitor circuit, and voltage values thereof are controlled, to cancel the DC offset voltage included in the input voltage Vin at the input terminal.
スイッチトキャパシタ回路に参照電圧Ｖｏｆｆ１及び参照電圧Ｖｏｆｆ２を設け、これらの電圧値を制御することにより、入力端子における入力電圧Ｖｉｎに含まれる直流オフセット電圧をキャンセルする。 - 特許庁 - A reference voltage generating circuit 12 of a control circuit 3 adds a slope voltage that changes at a slope corresponding to an output voltage Vo during an off period of a main transistor T1 included in a converter part 2 and an offset voltage having a voltage value corresponding to an input voltage Vi and the output voltage Vo, to a reference voltage to generate a reference voltage VR1.
制御回路３の参照電圧生成回路１２は、コンバータ部２に含まれるメイン側のトランジスタＴ１のオフ期間に出力電圧Ｖｏに応じた傾斜にて変化するスロープ電圧と、入力電圧Ｖｉと出力電圧Ｖｏに応じた電圧値のオフセット電圧とを基準電圧に付加して参照電圧ＶＲ１を生成する。 - 特許庁 - At the time, since all the channels are adjusted with the same reference voltage 27 as a reference, deviations among the channels are offset.
このとき、全てのチャンネルは同一の基準電圧２７を基準として調節されるので、チャンネル間の偏差が相殺されることになる。 - 特許庁 - The multiplied signal processing part 3 includes an offset voltage detection part 27 for detecting an offset voltage based on the center voltage of the approximately sinusoidal signal and a prescribed reference voltage, an offset voltage correction part 29 for correcting the offset voltage of the approximately sinusoidal signal based on the detected offset voltage, and a multiplication processing part 30 for performing multiplication processing of the corrected approximately sinusoidal signal and outputting the result.
逓倍信号処理部3に、略正弦波状信号の中心電圧と前記所定の基準電圧とに基づいてオフセット電圧を検出するオフセット電圧検出部27と、検出されたオフセット電圧に基づいて、略正弦波状信号のオフセット電圧を補正するオフセット電圧補正部29と、補正された略正弦波状信号を逓倍処理して出力する逓倍処理部30と、具備させる。 - 特許庁 - At this time, the seismic intensity arithmetic circuit 9 monitors the difference between the 16-fold A/D average value and the reference voltage Vk, and corrects the reference voltage Vk so that the reference voltage Vk approaches the offset voltage of the earthquake sensor 3, when the difference exceeds a prescribed value.
このとき、震度演算回路９は１６倍ＡＤ平均値と基準電圧Ｖｋとの差を監視し、この差が所定値を超えると基準電圧Ｖｋが地震センサ３のオフセット電圧に近づくように基準電圧Ｖｋを補正する。 - 特許庁 - A reference voltage generator 3b generates a reference voltage VREF using a ladder resistance unit 3a based upon the offset adjustment signal S4 and bits b0 to bi (i=0 to 9).
基準電圧生成部３ｂはオフセット調整信号Ｓ４及びビットｂ０〜ｂｉ（ｉ＝０〜９）に基づきラダー抵抗部３ａを用いて基準電圧ＶＲＥＦを生成する。 - 特許庁 - The output voltage of a power supply section for supplying power to first and second amplifiers is shifted according to a reference voltage, and the reference voltage is substantially equalized to the offset voltage of an input signal.
第１、第２の増幅器に電源を供給する電源部の出力電圧を基準電圧に応じてシフトするようにし、この基準電圧を入力信号のオフセット電圧にほぼ等しくするようにした。 - 特許庁 - Then, the reference voltage Vofs is switched from the second offset voltage Vofs2 to the first offset voltage Vofs1, before a gate-source potential Vgs of the drive transistor is converged to the threshold voltage Vth during a threshold value correction period.
次いで、閾値補正期間に入って駆動トランジスタのゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに収束する前に基準電圧Ｖｏｆｓを第２オフセット電圧Ｖｏｆｓ２から第１オフセット電圧Ｖｏｆｓ１に切り替える。 - 特許庁 - The offset control circuit 3 gives an offset by which a voltage value is reduced with the lapse of time to the comparator ErrCMP as an offset control signal by using an offset by which a feedback voltage Vfb instructing to supply a power becomes larger than a reference voltage Vref to obtain a low voltage as an initial value, during a time period after termination of supplying a power.
オフセット制御回路３は、電力供給の終了後の期間に、電力供給を指示する帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆを超えて低電圧となるオフセットを初期値として、時間経過に応じて電圧値が減少するオフセットをオフセット制御信号としてコンパレータＥｒｒＣＭＰに付与する。 - 特許庁 - In the 1th-4th reference cycles, an applied voltage of positive polarity is offset with that of negative polarity.
第１〜第４番目の基準周期で、正極性の印加電圧と負極性の印加電圧が相殺される。 - 特許庁 - When a voltage of an input signal Sin is nearly equal to a reference voltage, an offset elimination section 3 stores the output data D_0 from the A/D converter 2 as offset data D_4.
オフセット除去部３は、入力信号Ｓinの電圧値が基準電圧と略等しいときに、Ａ／Ｄ変換器２からの出力データＤ_0をオフセットデータＤ_4として記憶しておく。 - 特許庁 - While the controlling voltage VC is lower than a offset voltage V0 and the voltage comparator 30A with the offset turns a power-down cancellation signal MD0 to anti-active level, a reference voltage generation circuit 10A can not be operated, and reference voltages V1 to V3 for use in comparison with the controlling voltage VC cannot be output.
制御電圧ＶＣがオフセット電圧Ｖ０よりも低く、オフセット付き電圧比較器３０Ａがパワーダウン解除信号ＭＤ０を非アクティブレベルとしている間は、基準電圧発生回路１０Ａを動作させず、制御電圧ＶＣとの比較に用いる基準電圧Ｖ１〜Ｖ３を出力させない。 - 特許庁 - While using an operational amplifier 18, an offset circuit 23 performs offset adjustment to a differential amplifier circuit 21 of a reference receiver 17 such that an output voltage of the reference receiver 17 to which a different predetermined constant voltage is inputted becomes the same voltage as a voltage imparted from an inverter threshold voltage generating circuit 16.
オペアンプ１８を用いて、異なる所定の定電圧が入力されたリファレンスレシーバ１７の出力電圧が、インバータスレッシュ電圧生成回路１６から与えられる電圧と同じ電圧になるようにリファレンスレシーバ１７の差動増幅回路部２１に対するオフセット調整をオフセット回路部２３に行わせる。 - 特許庁 - Switch circuits SW1, SW2 apply a signal voltage to a reference voltage input terminal and a signal voltage input terminal of each voltage comparator circuit for an offset detection period and the voltage comparator circuit outputs a comparison result in response to the input offset.
スイッチ回路（ＳＷ１，ＳＷ２）は、オフセット検出期間に、各電圧比較回路のリファレンス電圧入力端子及び信号電圧入力端子に向けて信号電圧を供給させ、電圧比較回路は、その入力オフセットに応じた比較結果を出力する。 - 特許庁 - Besides, a variable gain amplifier 2 has a gain in response to the control signal S, inputs an input DC voltage Vin and the offset control voltage Vref from the offset control circuit and outputs the output voltage Vout kept at the voltage level of the reference DC voltage Vbase.
また可変利得アンプ２は、制御信号Ｓに応答する利得を有し、入力ＤＣ電圧Vinとオフセットコントロール回路からの上記オフセットコントロール電圧Vrefとを入力し、基準のＤＣ電圧Vbaseの電圧レベルに保たれた出力電圧Voutを出力する。 - 特許庁 - Prior to range finding, a reference voltage is adjusted based on the offset voltage of an amplifier circuit 50 and an integration circuit 60 by an adjustment circuit 80.
測距に先だって調整回路８０により増幅回路５０と積分回路６０のオフセット電圧に基づき基準電圧を調整する。 - 特許庁 - When the secondary battery 2G is not charged, an offset circuit 15G supplies a reference voltage e1G with such a positive offset as to reduce the differential voltage between a detection signal Vx1G and the reference voltage e1G according to a charge inhibition signal CAS.
二次電池２Ｇが非充電状態の際には、オフセット回路１５Ｇは、充電禁止信号ＣＡＳに応じて、検出信号Ｖｘ１Ｇと基準電圧ｅ１Ｇとの差電圧が縮小するような正のオフセットを基準電圧ｅ１Ｇに対して付与する。 - 特許庁 - An operation amplifier 304 offsets the output voltage of a photodiode 108 by the difference of a reference volage 302 and the voltage of reference bottom (VRB) 305 of an offset DAC 202 and the A/D converter.
フォトダイオード１０８の出力電圧は、オペアンプ３０４でリファレンス電圧３０２の差分とオフセットＤＡＣ２０２及びＡ／Ｄ変換器の下端電圧３０５でオフセットされる。 - 特許庁 - The DC control circuit is provided with a D/A converter converting the offset correction control data into an analog voltage, a reference voltage generation circuit for a D/A conversion, a voltage-current conversion circuit converting a differential voltage between a voltage and a reference voltage from the D/A converter into a differential current, and a resistor generating an offset correction voltage by taking out and putting in the output current.
ＤＣ制御回路は、オフセット補正制御データをアナログ電圧に変換するＤ／Ａ変換器と、Ｄ／Ａ変換のための基準電圧発生回路と、Ｄ／Ａ変換器からの電圧と基準電圧との差電圧を差動電流に変換する電圧−電流変換回路と、その出力電流を出し入れしオフセット補正電圧を発生させる抵抗とを備える。 - 特許庁 - During an offset detection period, a reference voltage selection circuit 101 selectively outputs a plurality of voltages around an external reference voltage v1 as an internal reference voltage of an analog/digital converter 103 and a selector 102 outputs the external reference voltage v1 as an input to the analog/digital converter 103.
オフセット検出期間中、基準電圧選択回路１０１は、Ａ／Ｄ変換器１０３の内部基準電圧として外部基準電圧ｖ１近傍の複数の電圧を選択的に出力するとともに、セレクタ１０２は、Ａ／Ｄ変換器１０３の入力として外部基準電圧ｖ１を出力する。 - 特許庁 - When an input offset voltage V_offset of the operational amplifier OP is generated, the voltage of a non-inverted input terminal of the operational amplifier is a reference voltage VREF, the input offset voltage is applied to an inverted input terminal, and (1+RF/RG)×V_offset appears as the output voltage of an inversion amplification circuit.
演算増幅器OPの入力オフセット電圧V_offsetが生じる場合，演算増幅器の非反転入力端子の電圧は基準電圧V_R EFで，入力オフセット電圧V_offsetは反転入力端子に印加され，反転増幅回路の出力電圧には（1＋R_F／R_S）×V_offs_etが現れる。 - 特許庁 - An offset correction preamplifier leading to an analog-digital converter is replaced with a 5th SC5, to which an offset voltage is applied and supplied from a resistor array SRSa selected by a reference voltage.
Ａ／Ｄコンバータへのオフセット補正用前置増幅器が第５のＳＣ５で置き換えられこれにオフセット電圧が印加され、基準電圧と共に選択可能な抵抗器列ＳＲＳａにより供給される。 - 特許庁 - A differential voltage detection circuit 5 detects a differential voltage between the reference voltage output from the first sink chip clamp circuit and a second reference voltage from a second reference voltage input terminal 6 and adds/subtracts the differential voltage and a sink chip level voltage input from a sink chip level voltage input terminal 7 so as to offset variation in the sink chip level of a video output signal and outputs the added/subtracted result.
差電圧検出回路５は、第１シンクチップクランプ回路が出力する基準電圧と、第２基準電圧入力端子６からの第２基準電圧との差電圧を検出し、その差電圧とシンクチップレベル電圧入力端子７から入力するシンクチップレベル電圧をビデオ出力信号のシンクチップレベルの変動を相殺するように加減算して出力する。 - 特許庁 - This motor controlling device is provided with a first offset adjusting means 103 that adjusts the offset roughly by letting the encoder signals of two phases of the motor 101 follow a reference voltage, and a second offset adjusting means 104 that detects the changes of the voltage level of the output signals of the first offset adjusting means 103 and outputs the finely-adjusted offset so that its median becomes equal to the reference voltage.
モータ１０１の２相のエンコーダ信号を基準電圧に追従させることにより、オフセットを粗調整する第一のオフセット調整手段１０３と、第一のオフセット調整手段１０３の出力信号の電圧レベルの変化を検出し、その中央値が基準電圧に等しくなるようにオフセットを微調整して出力する第二のオフセット調整手段１０４とを備える。 - 特許庁 - An offset code is given to an electronic volume 1-1 for adjusting the bias voltage of the adder circuit 7-2 and the electronic volume 1-1 adjusts an input voltage of the analog/digital converter 7-3 to be a voltage not causing an offset from an original reference value.
加算回路７−２のバイアス電圧を調整する電子ボリューム１−１にオフセットコードを与え、Ａ／Ｄ変換器７−３の入力電圧が本来の基準値からオフセットを生じない電圧となるように調整する。 - 特許庁 - The output of a CCD 19 is multiplied by a set value by a gain amplifier 23, and offset setting is performed in an offset setting section 24, and a digital value corresponding to the reference voltage is formed in an A/D converter 25.
ＣＣＤ１９の出力は、ゲインアンプ２３で設定値倍され、オフセット設定部２４で設定をし、Ａ／Ｄコンバータ２５でリファレンス電圧に応じたデジタル値とする。 - 特許庁 - Furthermore, during an offset detection period, an offset detection circuit 104 detects a voltage minimizing the offset among a plurality of voltages selectively outputted from the reference voltage selection circuit 101 on the basis of an output from the analog/digital converter 103.
また、オフセット検出期間中、オフセット検出回路１０４は、Ａ／Ｄ変換器１０３の出力に基づいて、基準電圧選択回路１０１から選択的に出力された複数の電圧のうちオフセットが最小となる電圧を検出する。 - 特許庁 - The potential of a substrate of a P-chMOS transistor 2 is controlled independently by a voltage source 11, and a detection voltage value of the comparator circuit with an offset is changed to a value obtained, by adding or subtracting to or from the reference voltage value an offset voltage value, which can be changed by setting a voltage value given from the voltage source 11.
Ｐ−ｃｈＭＯＳトランジスタ２の基板の電位は、電圧源１１により独立に制御されており、オフセット付きコンパレータ回路の検出電圧値を、電圧源１１が与える電圧値を設定することで値を変化させることが可能なオフセット電圧値を基準電圧値に加算又は減算した値とする。 - 特許庁 - As a result, the offset voltage variations caused by a temperature change in the differential amplifier are cancelled by a reference voltage of the push-pull circuit 27, and a proper voltage is fed to an output circuit Vout.
その結果、差動増幅器の温度変化に起因するオフセット電圧変動は、プッシュプル回路２７の参照電圧によってキャンセルされ、出力回路Ｖoutへは適正な電圧が送られる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
