「on the flip-side」を含む例文一覧(84)

1 2 次へ＞
  • See you on the flip side, kiddo.
    フリップサイドを見るんだ 坊主 - 映画・海外ドラマ英語字幕翻訳辞書
  • on the flip side of partnerships he talked about their competition
    協力の裏面で、彼は彼らの競争について話した - 日本語WordNet
  • The cube can swivel, or flip on its side
    この立体は面上で回転することができます - 映画・海外ドラマ英語字幕翻訳辞書
  • In a method for distributing the signal to the respective flip-flop, the clock signal to be inputted to the flip-flop on a transmission side is delayed compared with the clock signal to be inputted to the flip-flop on a reception side.
    各フリップ・フロップに分配する方法は、送信側フリップ・フロップに入力するクロック信号を、受信側フリップ・フロップに入力するクロック信号よりも、遅れた信号とする。 - 特許庁
  • To provide a method for connecting a flip chip with a solder bump by forming a bump on the substrate side, forming a tray on the flip chip side, and simultaneously forming a connecting melting part on the tray so that the flip chip can be directly connected to the substrate in one body of the flip chip.
    基板側にバンプを形成するとともに、フリップチップ側のトレイを形成し、さらにその上に接続溶融部を同時に形成して、フリップチップ単体の状態で基板に直接接続できるようにする、はんだバンプによるフリップチップ接続法を提供する。 - 特許庁
  • The terminal is provided with a flip 3 that protects an operation panel 5 and a patch antenna 3a is placed on a front side of the flip 3.
    操作面５を保護するフリップ３を設けるとともに、フリップ３の表面にパッチアンテナ3aを配設した。 - 特許庁
  • Microphones 71 and 72 are provided on both the front side and the rear side of a flip 4 and when the flip 4 is closed, gathered voice signals from the microphone on the front side of the flip are selected and transmitted to a transmitter/receiver in a main body 1 of portable telephone set so that hauling can be prevented.
    フリップ４の表裏両面にマイク７１、７２を設け、フリップ４閉時にはフリップ表面側のマイクから集音した集音信号を選択して、携帯電話機本体１の送受信装置へ伝達するようにし、ハウリングを防止した。 - 特許庁
  • A flip-up type open-close door 18 is arranged openably and closably on the front side of a front panel 14.
    前面パネル１４の前側に、跳ね上げ式の開閉扉１８が開閉可能に配設される。 - 特許庁
  • Manual operation parts 38U or 38D, which are operated by hand to drop the floor board 3 in a flip-up direction or its reversed direction, is prepared on the end portion 3h side on the flip-up side in the floor board 3.
    手で操作されて床板３を跳ね上げ方向にまたは跳ね上げ方向と逆方向に下降させる手動操作部３８Ｕまたは３８Ｄが、床板３のうちの跳ね上げ側の端部３ｈ側に設けられている。 - 特許庁
  • One of the bit lines BL and NBL which is on a side of writing data 0 into the flip flop circuit FF such as the bit line NBL is dropped in voltage to the zero potential, by taking a longer time than the time constant of the flip flop circuit FF.
    ビット線ＢＬ、ＮＢＬの内のフリップフロップ回路ＦＦにデータ０を書き込む側のビット線、例えば、ビット線ＮＢＬを、フリップフロップ回路ＦＦの時定数より長い時間をかけて、零電位に降圧する。 - 特許庁
  • On the other hand, the second flip flop 24b outputs an operation signal for controlling the Peltier element 22 to the side of refrigeration and, simultaneously, fixes the first flip flop 24a under reset condition when a cold storage switch 14 is operated.
    また、第２フリップフロップ２４ｂは、冷蔵スイッチ１４が操作されるとペルチェ素子２２を冷蔵側に制御する動作信号を出力すると同時に、第１フリップフロップ２４ａをリセット状態に固定する。 - 特許庁
  • The delay test on the output terminal side of the customer-designed circuit 12 is executed by performing the delay test between a scanning flip-flop 18 and a flip-flop 16.
    顧客側設計回路１２の出力端子側の遅延試験をスキャンフリップフロップ１８とフリップフロップ１６との間の遅延試験を行うことで実行する。 - 特許庁
  • The delay test on the input terminal side of an IP macro 10 is executed by performing the delay test between a flip-flop 15 and a scanning flip-flop 14.
    ＩＰマクロ１０の入力端子側の遅延試験をフリップフロップ１５とスキャンフリップフロップ１４間の遅延試験を行うことで実行する。 - 特許庁
  • The imaging device 12 arranged with the photodetecting section 13 is flip-chip packaged to an imaging device housing section 20 on the outer side of the support 16a.
    撮像素子収容部２０には受光部１３を配置した撮像素子１２を支持部１６ａの外側でフリップチップ実装する。 - 特許庁
  • Moreover, a middle stage groove shape reinforcing part 43 crossing the plurality of side surface partition walls 48 is arranged on the inner surface of the flip-up side wall 40, thereby eliminating also a conventional reinforcing rib extended horizontally in the intermediate part of the outer surface of the flip-up side wall 40.
    また、複数の側面仕切壁４８と交差する中段溝形補強部４３を跳上側壁４０の内面に備えたことで、跳上側壁４０の外面の中間部において、横方向に延びていた従来の補強リブも排除することができた。 - 特許庁
  • A chamfered part 2 is formed at least at a portion of the outer circumference of a flip chip electronic device 1 on the side of an element formation surface.
    フリップチップ型電子デバイス１の素子形成面側の外周辺の少なくとも一部に面取り部２を設ける。 - 特許庁
  • a game in which players try to flip plastic disks into a cup by pressing them on the side sharply with a larger disk
    プレーヤーがより大きなディスクで鋭く別々に彼らをはじくことによってカップにプラスチック・ディスクを放ろうとするゲーム - 日本語WordNet
  • A flip-flop carrying netlist description on the transmitting side between blocks is displaced by a half period retard cell.
    ネットリスト記述された、ブロック間の送信側のフリップフロップを、半周期遅延セルに置換する。 - 特許庁
  • This is the light guide plate 10 in which a plurality of flip chip LED elements 2 are provided on one side face 1S of a translucent light guide plate main body 1.
    透光性の導光板本体１の一側面１Ｓに複数のフリップチップＬＥＤ素子２が設けられた導光板１０を構成する。 - 特許庁
  • This sequential circuit (flip-flop) is constituted of a master side flip-flop comprising an inverter 2 and a clocked inverter 3, a slave side flip-flop comprising NAND gates 5 and 12 and a transfer gate 11, a transfer gate 4 connecting them and a transfer gate 1 on the input side.
    この順序回路（フリップフロップ）は、インバータ２、クロックドインバータ３によって構成されるマスタ側フリップフロップと、ナンドゲート５、１２およびトランスファゲート１１によって構成されるスレーブ側フリップフロップと、それらを接続するトランスファゲートチ４および入力側のトランスファゲート１とから構成される。 - 特許庁
  • The semiconductor device 13 includes the carrier substrate 1, a flip-chip pad electrode 4 formed on the carrier substrate 1, a gold bump 15 bonded on an upper surface and a side surface of the flip-chip pad electrode 4, and the semiconductor element 5 electrically connected to the flip-chip pad electrode 4 through the gold bump 15.
    半導体装置１３は、キャリア基板１と、キャリア基板１に形成されたフリップチップパッド電極４と、フリップチップパッド電極４の上面および側面で接合された金バンプ１５と、金バンプ１５を介してフリップチップパッド電極４と電気的に接続された半導体素子５とを備えている。 - 特許庁
  • To provide a semiconductor device in which even if the number of bumps and electrodes are increased in a flip chip and a backside-mounting semiconductor chip due to enhancement of functions and the size is made smaller, when mounting the flip chip and the backside-mounting semiconductor chip on a mounting substrate, they can be easily aligned with electrodes on the side of the mounting substrate.
    フリップチップや裏面実装型半導体チップが、高機能化に伴い、バンプや電極の数が多く、サイズが小さくなってきても、実装基板に実装する際に、実装基板側の電極との位置合わせを容易に行うことができる半導体装置および実装基板を提供する。 - 特許庁
  • The semiconductor device is formed by face down mounting a semiconductor element 2 on an interposer 1, flip-chip bonding the semiconductor element 2 and then sealing the gap formed at the flip-chip joint of the semiconductor element 2 and the back side of the semiconductor element 2 with the same material.
    インターポーザー１上に半導体素子２をフェースダウンで配置すると共にフリップチップ接合して搭載し、半導体素子２のフリップチップ接合部に形成される間隙及び半導体素子２の背面側を同一材料で封止して形成される半導体装置に関する。 - 特許庁
  • The center slot 61 is formed at the position that corresponds to that of two projecting bumps formed in rows at the center of the flip chip 12, and the side edge slots 62 are formed at the position corresponding to those of two projecting bumps formed in rows on the right/left edges of the flip chip 12, respectively.
    中央溝６１をフリップチップ１２の中央部に並んで突設された二つのバンプに対応する位置に設け、側縁溝６２をフリップチップの左右側縁部に並んで突設された二つのバンプに対応する位置に設ける。 - 特許庁
  • Scan passes within each of flip flop blocks from the frontmost stage on the side of the input terminal to the last stage on the side of the output terminal are serially connected sequentially to the last FF 1mx from the first FF 11x.
    入力端子側にある最前段から出力端子側にある最後段までの各フリップフロップ群内のスキャンパスは、最先頭ＦＦ１１ｘから最後尾ＦＦ１ｍｘまでを順次シリアル接続している。 - 特許庁
  • When the delay test on the output terminal side of the customer-designed circuit 12 and that on the input terminal side of the IP macro 10 are acceptable, a delay between the scanning flip-flops 18 and 14 is determined as satisfactory.
    顧客側設計回路１２の出力端子側の遅延試験及びＩＰマクロ１０の入力端子側の遅延試験が合格であれば、スキャンフリップフロップ１８、１４間の遅延に問題はないと判定する。 - 特許庁
  • Vias for layer connection as a board element structuring the electronic circuit board are provided on the drawing layer all at once from both sides of a flip chip side (FC side) and a BGA side.
    電子回路基板を構成する基板要素としての層間接続用のビアを、電子回路基板のフリップチップ側（ＦＣ側）とＢＧＡ側との両側から作図レイヤ上に一括配置していく。 - 特許庁
  • The upper stage side semiconductor device 10 is connected to the plurality of lower stage side semiconductor devices 6 positioned on the board for positioning based on the self-alignment effect of solder by flip-chip connection.
    上段側半導体素子１０は半田のセルフアライメント効果に基づいて位置決め用基板上に位置決めされた複数の下段側半導体素子６に対してフリップチップ接続される。 - 特許庁
  • In the semiconductor light-emitting device in which the LED chip is flip-chip mounted on the substrate, a bump to be thermocompression-bonded to the LED chip is formed on an electrode on the substrate side, and the bonding area of the bump on the substrate side is larger than a bonding area on the LED chip side.
    ＬＥＤチップを、基板へフリップチップ実装しているフェイスダウン構造の半導体発光装置において、ＬＥＤチップと熱圧着させるためのバンプを基板側の電極に形成しており、上記バンプの基板側の接合面積を、ＬＥＤチップ側の接合面積よりも広くしている。 - 特許庁
  • A semiconductor device 1 includes a side face electrode 6 on the side face of a resin 8 having a sealed light detecting semiconductor device 2 being flip-chip mounted on a glass substrate 3.
    半導体装置１は、ガラス基板３上にフリッチップ実装された光検出半導体素子２を封止した樹脂８の側面に側面電極６を有している。 - 特許庁
  • When the seat 4 is turned from the development position to the flip-up position by the storage mechanism 41, the motor side link member 51 and the seat side link member 52 are located on one line.
    格納機構４１によってシート４が展開位置から跳ね上げ位置まで回動された時、モータ側リンク部材５１とシート側リンク部材５２とは一直線となる。 - 特許庁
  • The each LED substrate is flip-chip mounted on a first side 30 of a mounting substrate 3 in such a direction that the side of the light-emitting layer 22 where a pair of electrodes 21 is mounted and the mounting substrate 3 face each other.
    各ＬＥＤ基材は、発光層２２における一対の電極２１が形成された面を実装基板３に対向させる向きで、実装基板３の第１の面３０上にフリップチップ実装されて構成される。 - 特許庁
  • To obtain a joint device for a gradient road surface which can prevent vertical flip-flopping of a joint plate to prevent damages and generation of noises when the road surfaces on one side and the other side interposed by a joint part of the gradient road surface are settled unevenly.
    勾配路面の目地部を介しての一方の路面と他方の路面とが不等沈下した場合に、目地プレートの上下方向のバタ付きを防止して、損傷や騒音の発生を防止することができる勾配路面用目地装置を得る。 - 特許庁
  • A flip-chip type III nitride compound light emitting device is equipped with Au layers, which are each formed on the surfaces of a P-side electrode and an N-side electrode through the intermediary a Ti layer.
    フリップチップタイプのIII族窒化物系化合物半導体発光素子において、ｐ側電極表面及びｎ側電極表面にＴｉ層を介してＡｕ層を設ける。 - 特許庁
  • In the filter circuit 10, control gates And 13, 14 interposed on the input side of flip-flops FF 11, 12 of a shift register are controlled by a selector Sel based on the communication speed of serial data.
    フィルタ回路１０では、シフトレジスタのフリップフロップＦＦ１１，１２の入力側に介在する制御ゲートＡnd１３，１４をシリアルデータの通信速度に基づいてセレクタＳelにより制御する。 - 特許庁
  • Small chip side dummy bumps 4, smaller than bumps, are formed on the periphery of a chip 1 and a flip chip is mounted on a substrate 2, thus reducing the gaps between dummy bumps 4 and the substrate 2, and between dummy bumps 4.
    チップ１の周縁部にバンプより小さなチップ側ダミーバンプ４を形成し基板２にフリップチップ実装することにより、ダミーバンプ４と基板２の間の隙間とダミーバンプ４間の間隙が小さくできる。 - 特許庁
  • The device includes a flexible substrate such as a polyimide substrate and a semiconductor light emitting device such as an LED bonded on conductive regions on a first side of the flexible substrate in a flip flop configuration.
    素子は、ポリイミド基板のようなフレキシブル基板と、フリップチップ構成でフレキシブル基板の第１の側の導電領域上に結合されたＬＥＤのような半導体発光素子とを含む。 - 特許庁
  • The device includes a submount, and a semiconductor light emitting device which is mounted on first and second conductive regions on a first side of the submount in a flip chip architecture configuration.
    デバイスは、サブマウントと、該サブマウントの第１の面上の第１及び第２の導電領域上にフリップチップ・アーキテクチャ構成の状態で実装される半導体発光デバイスとを含む。 - 特許庁
  • An imaging unit 1 includes a solid-state imaging element 2 having a plurality of projection electrodes 2b on a functional surface side, and the printed wiring board 3 on which the solid-state imaging element 2 is mounted in a flip-chip manner.
    撮像ユニット１は、機能面側に複数の突起電極２ｂを有する固体撮像素子２と、この固体撮像素子２をフリップチップ実装するプリント配線基板３とを備える。 - 特許庁
  • When the seat 4 is turned by the storage mechanism 41 from the flip-up position to the storage position, the motor side link member 51 is abutted on the stopper part 44 to stop the turn of the seat 4.
    そして、格納機構４１によってシート４が跳ね上げ位置から格納位置まで回動されると、モータ側リンク部材５１がストッパ部４４に当接してシート４の回動が停止される。 - 特許庁
  • Thickness of the sealing material 3 on the back side of the semiconductor element 2 is set in the range of 1/2-2 times of the gap dimension at the flip-chip joint of the semiconductor element 2.
    半導体素子２の背面側に封止される封止材３の厚みを半導体素子２のフリップチップ接合部の間隙寸法の１／２〜２倍の範囲に設定する。 - 特許庁
  • In a combined circuit board, a light receiving and transmitting element is flip-mounted on an electrical circuit board, and an optical signal is received and transmitted by an optical waveguide installed at an opposite side through a light passing hole processed on the circuit board.
    受発光素子が電気回路基板にフリップ実装されており、光信号が該基板に加工された通光穴を通して反対側に設置された光導波路に受発信される複合回路基板。 - 特許庁
  • A shift register 33 phases the data sent from the transmit side with the clock, based on a high frequency clock from a high frequency clock generator 35, and feeds the data to the flip flop 36.
    送信側から送信されたデータは、シフトレジスタ３３において、高周波クロック発生部３５からの高周波クロックに基づいて上記クロックと位相合わせされ、上記フリップフロップ３６に供給される。 - 特許庁
  • After that, flip-flop for fetching the data by a clock signal by inverting the clock signal to be supplied to a module on the data transmitting side is inserted into a data transfer path between the divided modules.
    その後、前記分割したモジュール間のデータ転送経路に、データ送信側のモジュールに供給する前記クロック信号を反転したクロック信号でデータを取り込むフリップフロップを挿入する。 - 特許庁
  • The ultrasonic flip-chip packaging is performed using a semiconductor element 6 in which a hole 9 is formed on the side perpendicular to the ultrasonic oscillation direction in the edge of a joint surface with a bump electrode 3 of an electrode 7.
    電極７の突起電極３との接合面周縁の超音波振動方向に直行する辺に孔９が形成された半導体素子６を用いて超音波フリップチップ実装を行う。 - 特許庁
  • In this method of manufacturing the wiring board, the terminal pad 15 for power feeding for supplying power is formed on the same side as the one where a terminal pad 10 for device to which an integrated circuit chip is connected by flip-chip bonding is formed.
    本発明は、集積回路チップがフリップチップ接続される素子用端子パッド１０と同じ側に、電力を供給するため給電用端子パッド１５を設けた配線基板の製造方法である。 - 特許庁
  • A plate-like component 101 formed of inorganic material mainly is surface-mounted on the multilayer wiring substrate 11 via the plurality of second principal surface side solder bumps 52 by the flip-chip connection method.
    複数の第２主面側はんだバンプ５２を介して、無機材料を主体とする板状部品１０１がフリップチップ接続方式で多層配線基板１１上に表面実装されている。 - 特許庁
  • With this configuration, for each group of pins for input pin IN and output pin OUT operations on normal operation, a pair is made of two pins, and the other side outputs a value latched with the flip- flop, respectively.
    上記構成をとることにより、通常動作で入力ピンＩＮ、出力ピンＯＵＴの動作を行うピンのグループ毎に、２ピンずつペアを組ませ、互いに他方がフリップフロップでラッチした値を出力する。 - 特許庁
  • The semiconductor element 21 has an element first major surface 23, an element second major surface 24, and a flip-chip connection terminal 22 formed on the element second major surface 24 side.
    半導体素子２１は、素子第１主面２３、素子第２主面２４及び素子第２主面２４側に形成されたフリップチップ用接続端子２２を有する。 - 特許庁
  • An electrode 3 for connecting a bump 4 to a power supply and a bump 5 for signal is connected to an uppermost layer wiring layer 2 on side surface, where the bump is mounted in a flip-chip integrated circuit 1.
    フリップチップ集積回路１のバンプ搭載側面の最上層配線層２には、電源用バンプ４や信号用バンプ５を接続するための電極３が接続されている。 - 特許庁
1 2 次へ＞

例文データの著作権について