To provide a wire bonding optimization method and a semiconductor device wherein, when a displacement arises in packaging position of a chip to a package, short circuit is avoided between bonding wires. パッケージに対するチップの実装位置ずれが生じた場合に、ボンディングワイヤ間のショートを回避するワイヤボンディング最適化方法および半導体装置を提供する。 - 特許庁