Randomized ParallelAlgorithms for the Homing Sequence Problem
ホーミング系列問題に対するランダム化並列アルゴリズム - コンピューター用語辞典
RECONFIGURABLE LOGIC CIRCUIT DEVICE FOR PARALLEL CALCULATION OF ANY PARTICULAR ALGORITHMS 任意のアルゴリズムを並列計算するための再構成可能な論理回路装置 - 特許庁
Graduated from the air force academy at 21, with an advanced degree in parallelalgorithms and quantum electronics. 空軍アカデミーを21歳で卒業して 電子量子の平行アルゴリズムを研究 何の事か私には分からんが - 映画・海外ドラマ英語字幕翻訳辞書
In the encoding device, a plurality of encoder units 25-1 to 25-n operating with encoding algorithms different from one another for encoding an input video signal are arranged in parallel to one another. 符号化装置において、それぞれ異なる符号化アルゴリズムで動作して入力ビデオ信号を符号化する複数のエンコーダ部25−1〜25−nが並列に設けられている。 - 特許庁
To provide an image processing apparatus capable of performing processing by proper switching between a parallel system and a pipeline system with the same configuration and also capable of flexibly coping with required processing performance and image processing algorithms. 同一構成でありながら並列方式およびパイプライン方式を適宜切り替えて処理させることができ、要求する処理性能、画像処理アルゴリズムに柔軟に対応できる画像処理装置を提供すること。 - 特許庁
The fire detection system for detecting a fire by performing image processing on a two-dimensional image of a monitor object is provided with a plurality of detection algorithms whose detecting sensitivity is increased according to each of the aspects of a fire having different aspects such as how they move or how they look, and configured to execute the plurality of detection algorithms in parallel. 監視対象の2次元画像に対して画像処理を施すことにより火災を検出する火災検出システムにおいて、動きや見え方等の性状の異なる火災を検出するために、それぞれの性状に合わせて検出感度を高めた複数の検出アルゴリズムを備えるとともに、複数の検出アルゴリズムを並列に実行可能とする。 - 特許庁
To improve a sorting completion rate of mail by voluntarily fixing problems and systematic errors of recognition results even though carrying out parallel reading of an address from one mail image by using a plurality of address information reading parts with different recognition algorithms. 認識アルゴリズムが異なる複数の宛名情報読み取り部を用いて、一つの郵便物画像から並列的に宛名を読み取るものでありながら、認識結果の不具合や偏りを自主的に改善し、郵便物の区分完了率を向上させる。 - 特許庁
The information processor of this invention is provided with a 1st coding circuit 702 that applies error correction coding to input data, an interleaver 702 that rearranges the input data in a prescribed sequence, and a 2nd coding circuit 703 that applies error correction coding to an output of the interleaver 701 and the 1st coding circuit 702 applies parallel processing to a plurality of the error correction coding algorithms. 入力データを誤り訂正符号化する第1の符号化回路702と、入力データを所定の順序に並べ替えるインタリーバ701と、インタリーバ701の出力を誤り訂正符号化する第2の符号化回路703とを具備し、複数の誤り訂正符号化アルゴリズムを第1の符号化回路702を用いて並列的に処理する。 - 特許庁