To provide a memory control device and method capable of executing an auto-refresh cycle and a memory cycle for SRAM in parallel by sharing an address bus and a data bus for SDRAM and SRAM. SDRAMおよびSRAMのアドレスバス、データバスを共通化して、オートリフレッシュサイクルと、SRAMに対するメモリサイクルを並行して実施可能なメモリ制御装置および方法を提供する。 - 特許庁
A method of and a device for implementing redundancy in a process control network using a pair of redundant devices, such as redundant I/O devices, communicatively connected to a segment of the bus in parallel to each other and in series between the controller and field devices on the segment. 互いに並列で制御器とフィールド装置の間で直列に、バスの一部に通信可能に接続された、予備I/O装置などの一対の冗長装置を使用したプロセス制御ネットワークにおける予備動作を実施するため方法と装置である。 - 特許庁