「parallel computation」を含む例文一覧(46)

  • parallel computation
    並列計算 - 研究社 英和コンピューター用語辞典
  • PARALLEL COMPUTATION SYSTEM AND PARALLEL COMPUTATION METHOD
    並列計算システムおよび並列計算方法 - 特許庁
  • DEVICE AND METHOD FOR PARALLEL COMPUTATION
    並列計算装置および並列計算方法 - 特許庁
  • In a parallel computation system, a computing device N0 assigns a computation object to computing devices N0 to N15.
    計算装置N0は、計算装置N0〜N15に計算対象を割り当てる。 - 特許庁
  • SYNCHRONISM AND COMMUNICATION CONTROL DEVICE FOR HIGH- SPEED PARALLEL COMPUTATION
    高速並列計算用同期及び通信制御装置 - 特許庁
  • To compute DFT by using two computation cores in parallel to accelerate computation.
    計算を加速するために、2つの計算コアを並列に使用してDFTを計算することを提供する。 - 特許庁
  • To provide an optical parallel computing element which has high performance and performs parallel computation at a higher speed.
    より高性能な並列演算をより高速に行うことができる光並列演算素子を提供する。 - 特許庁
  • METHOD AND COMPUTER FOR PARALLEL COMPUTATION BETWEEN ELASTIC FINITE-ELEMENT METHOD ANALYTIC SOLVER PORTIONS
    弾性有限要素法解析ソルバ部分間並列計算方法及び計算機 - 特許庁
  • To obtain a parallel processing system wherein computers connected to a network can be utilized as computation resources of parallel processing.
    ネットワークに接続されている計算機を並列処理の計算リソースとして活用できる並列処理システムを得る。 - 特許庁
  • In the parallel computation apparatus, each of a plurality of arithmetic processors performs parallel arithmetic processing by use of a plurality of subprocessors.
    並列計算装置は、複数の演算プロセッサーのそれぞれが、複数のサブプロセッサーを用いて並列演算処理を行う。 - 特許庁
  • To provide a product-sum computation device and a control method of the product-sum computation device for switching product-sum computation processing and parallel execution processing of addition processing and multiplication processing of different commands.
    積和演算処理と、異なる命令の加算処理と乗算処理との並列実行処理とを切り替えることができる積和演算装置及び積和演算装置の制御方法を提供すること。 - 特許庁
  • A parallel computer 10 includes plural computation units 11-22 each having plural computation nodes connected mutually and a link having plural paths connecting the computation nodes included in each computation unit 11-22 one-to-one.
    並列計算機10は、互いに接続された複数の計算ノードをそれぞれ備える複数の計算ユニット11〜22を有し、各計算ユニット11〜22にそれぞれ含まれる計算ノードを一対一に接続する複数の経路を有するリンクを有する。 - 特許庁
  • A main deflection computation section 63 computes computation data, based on main deflection data by receiving the main deflection data in parallel with the window frame determination section 62.
    主偏向演算部63は、窓枠判定部62と並列に主偏向データを入力され、主偏向データに基づき演算データを演算する。 - 特許庁
  • To provide a parallel computation apparatus that facilitates executing a structured program having a plurality of nests.
    複数のネストを持つ構造化プログラムを容易に実行することができる並列計算装置を提供する。 - 特許庁
  • Multiple image computation approaches are run in parallel and one optimal approach of image computation approach for verification use is selected on the basis of efficiency of individual approaches.
    並行して複数の画像計算アプローチを実行し、個々のアプローチの効率に基づいて検証使用のための画像計算アプローチの最適な1つのアプローチを選択する。 - 特許庁
  • MULTI-DIMENSIONAL FAST FOURIER TRANSFORMATION PARALLEL COMPUTATION METHOD AND DEVICE AND RECORDING MEDIUM HAVING ARITHMETIC PROGRAM RECORDED THEREON
    多次元高速フーリエ変換並列演算方法および装置ならびに演算プログラムを記録した記録媒体 - 特許庁
  • To obtain a parallel arithmetic processor which can compute Y=ΣA*X*B at a high speed by reducing the transferred amount of data for computation.
    演算するためのデータ転送を少なくして、Y=ΣA*X*Bを高速演算する並列演算処理プロセッサを得る。 - 特許庁
  • To provide a method and system for parallel computation of an algorithm using a plurality of nodes configured as a Howard Cascade.
    ハワードカスケードとして構成された複数のノードを用いるアルゴリズムの並列計算のための方法及びシステムを提供する。 - 特許庁
  • A pulse computation part 5 performs, in parallel, period computation for counting time at which the number of pulses of a pulse signal in proportion to the moving speed of the belt conveyor 1 reaches a reference pulse number and pulse count computation for counting the number of pulses of the pulse signal within reference measurement time.
    パルス演算部5は、ベルトコンベア1の移動速度に応じたパルス信号のパルス数が基準パルス数に達する時間をカウントする周期演算と、基準計測時間内でのそのパルス信号のパルス数をカウントするパルスカウント演算とを平行して行う。 - 特許庁
  • The tripover condition judging part 34 calculates the sideways slip velocity before tripping from the kinetic energy and the potential energy calculated by a rotational/potential energy computation part 32 and a parallel displacement energy computation part 33, respectively.
    また、トリップオーバ条件判定部34は、回転・位置エネルギ演算部32及び並進エネルギ演算部33によって算出される運動エネルギと位置エネルギからトリップ前の横滑り速度を算出する。 - 特許庁
  • A controller 30 detects a faulty node with a failure occurring therein from the plural computation nodes included in the parallel computer 10.
    また、制御装置30は、並列計算機10が有する複数の計算ノードから故障が発生した故障ノードを検出する。 - 特許庁
  • Such a method is efficient for the computation of a plurality of parallel geodesic curves in terms of computer resource and it saves time to the designer.
    こうした方法は、コンピュータリソースの点で複数の平行測地線を計算するのに効率的であり、設計者の時間を節約する。 - 特許庁
  • To more reduce a period of time required for processing parallel computation compared with the case that an HDD is used as an external storage device in a cluster.
    クラスタにおいて、外部記憶装置としてHDDを用いる場合に比べ、並列計算の処理に要する時間を削減する。 - 特許庁
  • To provide an improved process which is used for determining a grid orientation, a grid interval and a grid parallel displacement of a grid with low computation cost.
    グリッドのグリッド方位、グリッド間隔及びグリッド平行移動を判定する計算費用の安価な改良された処理を提供する。 - 特許庁
  • In the information processing system for performing parallel processing while performing data communication between two or more computation nodes 1, 2 connected through an inter-node network 5, the computation node 1 includes communication control software for shifting the computation node 1 into a power-saving mode when the computation node 2 is yet to be ready for data reception although a running program on the computation node 1 is ready for data transmission.
    ノード間ネットワーク5で接続された複数の計算ノード1,2間でデータ通信を行いながら並列処理を行う情報処理システムにおいて、計算ノード1は、計算ノード1で動作中のプログラムがデータ送信の準備が完了したにもかかわらず、計算ノード2でデータ受信の準備が完了していない場合に、計算ノード1を省電力モードに移行させるための通信制御ソフトウェアを備える。 - 特許庁
  • To provide a parallel computer capable of automatically detecting troubles caused during computation using the parallel computer, and automatically handle the troubles, in an environment requiring a long time for a single computation, such as design optimization using an evolutionary algorithm.
    進化的アルゴリズムを用いた設計最適化などのように1度の計算に長時間を要する環境において、並列計算機を用いた計算の際に生じるトラブルを自動的に検知し、それらのトラブルに自動的に対処することが可能な並列計算機を提供する。 - 特許庁
  • Final value computation parts which were not parallelized before are parallelized to generate object codes which can be executed in parallel with efficiency.
    従来は並列化されていなかった終値計算部分を並列化することにより、効率的に並列実行が可能な目的コードを生成する。 - 特許庁
  • To provide a synchronism and communication control device for high-speed parallel computation, which enables the scalability to be improved and synchronism and communication processing of low latency to be performed.
    スケーラビリティの向上、低レイテンシな同期及び通信処理を行うことが可能になる高速並列計算機用同期及び通信制御装置の提供。 - 特許庁
  • A parallel computer system includes a plurality of computing nodes for executing a computing program and a master node connected to the computing nodes through a network, and executes parallel computation processing in an environment requiring a long time for a single computation, such as design optimization using an evolutionary algorithm.
    本発明は、計算プログラムを実行する複数の計算ノードと、計算ノードにネットワークを介して接続されるマスターノードとを含み、進化的アルゴリズムを用いた設計最適化などのように1度の計算に長時間を要する環境において並列計算処理を行なうための並列計算機システムを提供する。 - 特許庁
  • To provide a computer system, a data processor, a data processing method and a program thereof capable of controlling data communication performed between parallel computers when performing a round robin computation.
    総当り計算を行う際に、並列計算機の間で行われるデータ通信を抑制しうる計算機システム、データ処理装置、データ処理方法およびプログラムを提供する。 - 特許庁
  • To provide an image processing method and an X-ray computer tomographic apparatus achieving a TV (total variation) minimization iterative reconstruction algorithm applicable to parallel computation as well.
    並列計算にも適用可能なTV最小化反復再構成アルゴリズムを実現する画像処理方法及びX線コンピュータ断層撮影装置を提供すること。 - 特許庁
  • The controller 30 selects an execution node for executing a program, excluding the faulty node detected from the plural computation nodes included in the parallel computer 10.
    また、制御装置30は、並列計算機10が有する複数の計算ノードから検出された故障ノードを除いて、プログラムを実行させる実行ノードを選択する。 - 特許庁
  • To provide a CRC computing unit with improved speed of computation by performing multiplication and addition for degree adjustment, after conducting a division operation on each input data in parallel based on a CRC (Cyclic Redundancy Check) generating polynomial for data inputted in parallel.
    並列入力されるデータに対するCRC生成多項式に基づく除算操作を、夫々の入力データに並列に行った後、次数調整の乗算と加算を行うことで演算の高速化を図ることを目的とする。 - 特許庁
  • The OFDM signal contains a first preamble signal and a second preamble signal following the first preamble signal, and the FFT computation section 22 performs the FFT computation of the second preamble signal in parallel with the frequency offset detection performed by the preamble processing section 25 using the first preamble signal.
    OFDM信号は、第1のプリアンブル信号と、第1のプリアンブル信号に続く第2のプリアンブル信号とを含んでおり、FFT演算部22は、プリアンブル処理部25が第1のプリアンブル信号を用いた周波数オフセット検出を行うのと並列して、第2のプリアンブル信号を対象としたFFT演算を行う。 - 特許庁
  • The control circuit 313 inputs the result of the computation (the data transmitted from a CPU 56 of the main board 31) as verification data from the serial-parallel converter 373D while outputting the data for verification to the serial-parallel converter 373D.
    制御回路313は、シリアル−パラレル変換器373Dから認証データとしての演算結果(主基板31のCPU56が送信したデータ)を入力するとともに、シリアル−パラレル変換器373Dに認証用データを出力する。 - 特許庁
  • Concerning the method for parallel computation between finite- element method portions, with which the entire problem is divided into plural portions, such a portion is further divided into plural regions and a CPU is assigned to each of divided portions.
    全体を複数の部分に分割し該部分を更に複数の領域に分割して、分割した部分にCPUを割り当てる有限要素法部分間並列計算方法である。 - 特許庁
  • To obtain voltage stability of each virtual accident and evaluate the reliability on the system by the parallel computation using a plurality of computers, to the virtual accident where a transmission line or a generator is cut off.
    送電線または発電機が切り離された想定事故ケースについて、複数のコンピュータを用いた並列計算により、各想定事故の電圧安定度を高速に求め、系統の信頼度を評価する。 - 特許庁
  • A parallel computation system 1 includes a plurality of processors 10, a network 20 for interconnecting the plurality of processors 10, and at least a network switch device 21 for controlling a communication path of the network 20.
    並列計算システム1は、複数のプロセッサ10と、複数のプロセッサ10を相互に接続するネットワーク20と、ネットワーク20の通信経路を制御するための少なくとも1つのネットワークスイッチ装置21と、を備える。 - 特許庁
  • To provide a parallel support vector machine technology for solving the problem, wherein a large set of training data where kernel computation, kernel cache, and training data are spread over a number of distributed machines or processors.
    カーネル計算、カーネル・キャッシュ及び訓練データが多数の分散形マシンあるいはプロセッサに分散している、訓練データの大きな集合を有する問題を解くための、並列サポート・ベクトル・マシン技術を提供する。 - 特許庁
  • In addition, at generation of MAC, since a plurality of key stream generators perform computation with respect to a plurality of message blocks, respectively, the message blocks are subjected to parallel operation in one time, the efficiency of this operation is superior.
    また、メッセージ認証コードの生成時、複数のキー数列生成部が複数のメッセージブロックに対して各々演算することによって、複数のメッセージブロックが一回に並列演算されるので、その演算の効率性に優れている。 - 特許庁
  • To provide a segmented region management method by which calculation loads of each processor are equalized, granularity is raised and a program about a communication queue is easily created when the reactor core is analyzed by parallel computation by a plurality of processors.
    複数のプロセッサによる並列計算で炉心解析を行う際に、各プロセッサの計算負荷を均等にし、粒度を上昇させ、しかも通信キューについてのプログラム作成が容易な分割領域管理方法を提供する。 - 特許庁
  • The imaging apparatus 100 executes WB integration processing and WB computation processing in parallel when executing white balance processing for all WB modes during photographing, and omits the WB integration processing when an integration parameter is the same.
    撮像装置100は、撮影時、全てのWBモードについてホワイトバランス処理を実行するような場合、WB積分処理とWB演算処理を並行して実行させ、かつ、積分パラメータが同一である場合、WB積分処理を省略する。 - 特許庁
  • The computing devices N0 to N15 calculate interaction force of particles including contact force of particles according to the assigned computation object, and calculate the position coordinates of particles based on the interaction force in parallel.
    計算装置N0〜N15は、割り当てられた計算対象に応じた粒子の接触力を含む、各々の粒子同士の相互作用力を計算し、その相互作用力に基づいて各粒子の位置座標を算出する処理を互いに並行して行う。 - 特許庁
  • To provide an address device which improves the speed of the whole computation by selecting a particle which is present nearby an object particle and giving coordinates efficiently by reducing particle coordinate operation by a hardware arithmetic unit which solves the many-body problem by parallel pipelines.
    並列パイプラインで多体問題を解くハードウェア演算装置において、粒子座標演算を節減して効率よく対象粒子の近傍に存在する粒子を選択し座標を与えて、演算全体の速度を向上させるアドレス装置を提供する。 - 特許庁
  • The frequency dependency of a complex impedance Z having a MIS structure is measured, a peak height Rp/2 in the frequency dependency of an imaginary section (an inverted value) measured value-Im(Z) of the complex impedance Z is computed on the results of the measurement and the resistance value Rp of a parallel resistance is computed by using the results of the computation.
    MIS構造の複素インピーダンスZの周波数依存性を測定した後、当該測定結果に基づいて、複素インピーダンスZの虚部(反転値)測定値−Im(Z)の周波数依存性におけるピーク高さRp/2を算出し、当該算出結果を用いて並列抵抗の抵抗値Rpを算出する。 - 特許庁
  • A computation node of this decentralized memory type parallel computer has a request reception part 131 (231), a data reception part 132 (232), a confliction arbitration part 133 (233), an address conversion part 134 (234), a request/data sending-out part 135 (235), an EOT decision part 136 (236), and a selector 137 (237).
    本発明の実施形態である分散メモリ型並列計算機における計算ノードは、リクエスト受付部131(231)と、データ受付部132(232)と、競合調停部133(233)と、アドレス変換部134(234)と、リクエスト/データ送出部135(235)と、EOT判定部136(236)と、セレクタ137(237)と、を有して構成される。 - 特許庁

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.