「parallel interface」を含む例文一覧(283)
1 2 3 4 5 6 次へ＞- a serial [parallel] interface
シリアル[パラレル]インターフェース - 研究社 英和コンピューター用語辞典 - PARALLEL INTERFACE INSPECTION SYSTEM
パラレルインタフェース検査システム - 特許庁 - This is the ISA-bus parallel port interface.
ISA バスパラレルポートインタフェースです。 - FreeBSD - Specifically, the tester has the parallel DI interface 7 of several tens bits and the parallel DO interface 8 of several tens bits.
すなわち、数十ビットのパラレルＤＩインタフェース７を持つ。 - 特許庁 - MULTIPLEXING PARALLEL BUS INTERFACE AND FLASH MEMORY INTERFACE
パラレルバスインターフェースおよびフラッシュメモリインターフェースの多重化 - 特許庁 - This is the driver for the parallel network interface.
パラレルネットワークインタフェース用のドライバです。 - FreeBSD - IMAGING PARALLEL INTERFACE RAM INTEGRATED CIRCUIT
撮像用パラレルインタフェースＲＡＭ集積回路 - 特許庁 - A switch 18 specifies a parallel interface mode or serial interface mode.
スイッチ１８は、パラレルインタフェースモードまたはシリアルインタフェースモードを指定する。 - 特許庁 - The most common parallel interface is the Centronics interface
最もよく使用されているパラレルインタフェースはセントロニクスインタフェースである - コンピューター用語辞典 - An integrated circuit includes a parallel bus interface to communicate parallel bus interface signals.
集積回路は、複数のパラレルバスインターフェース信号を伝達する１つのパラレルバスインターフェースを備える。 - 特許庁 - The PC will interface with the ASICs through a parallel card.
コンピュータはパラレルカード経由でASICとインターフェースする。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - A parallel/serial bridge IC 14 becomes operable in the serial interface mode, and a parallel interface signal sent out from a parallel ATA interface IC 11 to a parallel ATA bus 12 is converted into a serial interface signal.
パラレル／シリアルブリッジＩＣ１４は、シリアルインタフェースモードにおいて動作可能となり、パラレルＡＴＡインタフェースＩＣ１１からパラレルＡＴＡバス１２に送出されるパラレルインタフェース信号をシリアルインタフェース信号に変換する。 - 特許庁 - You install a printer that has a conventional serial or parallel interface on one host.
リモートホストに接続されたプリンタにアクセスする方法。 - FreeBSD - The integrated circuit may also include logic to multiplex flash memory device interface signals and parallel bus interface signals on the parallel bus interface.
集積回路は、また、パラレルバスインターフェース上において、複数のフラッシュメモリデバイスインターフェース信号および複数のパラレルバスインターフェース信号を多重化するロジックを備える。 - 特許庁 - BIDIRECTIONAL SERIAL/PARALLEL BUS INTERFACE EMPLOYED BY BASE STATION
基地局により使用される双方向のシリアル／パラレル・バス・インタフェース - 特許庁 - A parallel I/F (Interface) 112 outputs image data output by a pixel array part 11 by parallel output to an external DSP (Digital Signal Processor) 120.
パラレルI/F(Interface)１１２は、画素アレイ部１１が出力する画像データを、パラレル出力で、外部のDSP(Digital Signal Processor)１２０に出力する。 - 特許庁 - BI-DIRECTIONAL PARALLEL INTERFACE CIRCUIT AND PRINTING SYSTEM USING THE SAME
双方向パラレルインタフェース回路及びこれを使用する印刷システム - 特許庁 - CONTROL CIRCUIT FOR PARALLEL INTERFACE AND CONTROL METHOD THEREFOR
パラレルインターフェース用制御回路、およびパラレルインターフェース用制御方法 - 特許庁 - This imaging parallel interface RAM (IPIRAM) is an integrated circuit which appears as a static parallel interface RAM for an external circuit.
本発明の撮像パラレルインタフェースＲＡＭ（ＩＰＩＲＡＭ）は集積回路で外部回路には静的なパラレルインタフェースＲＡＭにみえる。 - 特許庁 - To provide a system, method, and apparatus for multiplexing a parallel bus interface with a flash memory interface.
広く１つのフラッシュメモリインターフェースで１つのパラレルバスインターフェースを多重化するシステム、方法、および装置。 - 特許庁 - METHOD AND DEVICE FOR SELECTING NETWORK INTERFACE IN PARALLEL COMPUTER SYSTEM
並列計算機システムにおけるネットワークインタフェース選択方法及び装置 - 特許庁 - A host interface circuit (20) includes a 1st serial interface circuit (25) which inputs/outputs a serial data by differential operation, a parallel interface circuit (33), and other interface circuits.
ホストインタフェース回路（２０）は、差動でシリアルデータを入出力する第１シリアルインタフェース回路（２５）、パラレルインタフェース回路（３３）及びその他のインタフェース回路を有する。 - 特許庁 - This interface circuit has the plurality of interfaces different in standard and includes a parallel interface conforming to IEEE Std 1284 in a USB interface among the plurality of interfaces.
規格の異なる複数のインターフェイスを有し、そのうちにＵＳＢインターフェイスをＩＥＥＥ Ｓｔｄ １２８４準拠のパラレルインターフェイスを含む。 - 特許庁 - The data transfer control device includes a PATAI/F (parallel AT attachment interface) 10; an SATAI/F (serial AT attachment interface) 50; and a sequence controller 30.
データ転送制御装置はＰＡＴＡＩ／Ｆ１０とＳＡＴＡＩ／Ｆ５０とシーケンスコントローラ３０を含む。 - 特許庁 - Further, the image data processing and the output processing via an interface are conducted in parallel.
また、画像データ処理、インタフェースを介した出力処理も並列化する。 - 特許庁 - This network printer 100 has a network interface 51 for connecting to a communication network 55 in addition to a parallel interface 451 and a serial interface 453.
ネットワークプリンタ１００は、パラレルインタフェース４５１やシリアルインタフェース４５３の他に、通信ネットワーク５５に接続するためのネットワークインタフェース５１を有する。 - 特許庁 - CONTROL DEVICE HAVING PARALLEL COMMUNICATION INTERFACE, PRINTER CONTROLLER, PRINTER, AND COMPOUND APPARATUS
パラレル通信インタフェースを備えた制御装置、プリンタコントローラ、プリンタ、及び複合機 - 特許庁 - PARALLEL INTERFACE BUS COMMUNICATING VIDEO DATA ENCODED FOR SERIAL DATA LINK
シリアルデータリンクのために符号化された映像データを通信する並列インタフェースバス - 特許庁 - To actualize a procedure call using an interface area in parallel processing.
並列処理においてインターフェース領域を使用した手続呼出しを実現する。 - 特許庁 - DATA TRANSFER CONTROL CIRCUIT IN BIDIRECTIONAL PARALLEL INTERFACE AND CONTROL METHOD THEREFOR
双方向パラレルインタフェースにおけるデータ転送制御回路及びその制御方法 - 特許庁 - The printer has a network interface in addition to (or in place of) a more conventional serial or parallel interface.
プリンタに、旧来のシリアル、または、 パラレルインタフェースに加えて(もしくは、これらに代わって) ネットワーク用のインタフェースがある場合。 - FreeBSD - The first interface includes parallel/serial conversion circuits (132, 142) for converting parallel data to serial data.
上記第１インタフェースは、パラレル形式のデータをシリアル形式に変換するパラレル・シリアル変換回路（１３２，１４２）を含む。 - 特許庁 - A high-speed interface circuit 10 converts received serial data 100 into parallel data 102 and generates a parity bit 104 of the parallel data 102.
高速インタフェース回路10では、受信シリアルデータ100 をパラレルデータ102 に変換し、そのパラレルデータ102 のパリティビット104 を生成する。 - 特許庁 - The high speed logic circuit 2 includes a parallel/serial conversion circuit 3, a first parallel interface 4 for interfacing an external circuit with the parallel/serial conversion circuit 3, a sampling clock generation circuit 7, a serial/parallel conversion circuit 5, and a second parallel interface 6 for interfacing the serial/parallel conversion circuit 5 with the external circuit.
高速ロジック回路２は、パラレル／シリアル変換回路３と、外部回路とパラレル／シリアル変換回路３との間のインターフェースとなる第１のパラレルインターフェース４と、サンプリングクロック生成回路７と、シリアル／パラレル変換回路５と、シリアル／パラレル変換回路５と外部回路との間のインターフェースとなる第２のパラレルインターフェース６を含む。 - 特許庁 - TRANSMISSION SYSTEM, TRANSMITTER, RECEIVER AND INTERFACE DEVICE FOR INTERFACE-CONNECTING PARALLEL SYSTEM WITH TRANSMITTER-RECEIVER OF DATA STROBE TYPE
並列システムをデータ・ストローブ型の送受信器とインタフェース接続するための伝送システム、送信器、受信器、及びインタフェース装置 - 特許庁 - Furthermore, the HDD 10 is provided with an IO interface circuit 12 which is connected to the HDC unit 112 via a parallel interface.
ＨＤＤ１０はまた、ＨＤＣユニット１１２とパラレルインタフェースを介して接続されるＩＯインタフェース回路１２を備える。 - 特許庁 - A hybrid parallel/serial bus interface of the base transceiver station is provided with a data block separating device 40.
基地局のハイブリッド・パラレル／シリアル・バス・インタフェースは、データ・ブロック分離装置（４０）を有する。 - 特許庁 - STORAGE DEVICE EQUIPPED WITH PARALLEL INTERFACE CONNECTOR AND CONVERSION CONNECTOR APPLIED TO SAME DEVICE
パラレルインタフェースコネクタを備えたストレージ装置及び同装置に適用される変換コネクタ - 特許庁 - To provide a control circuit for parallel interface for preventing the occurrences of malfunctions.
誤動作を引き起こすことを防止するパラレルインターフェース用の制御回路を提供する。 - 特許庁 - The tester has parallel I/O interfaces 7 and 8 for test interfaces, and confirms an operation of a parallel I/O interface of a device to be tested.
テスト用インタフェースにパラレルＩ／Ｏインタフェース７，８を持ち、被試験器にあるパラレルＩ／Ｏインタフェースの動作確認を行う。 - 特許庁 - This device is composed of a microcomputer 103 which converts serial data supplied by way of a serial interface cable 102 into parallel data, a parallel interface 105 for transmitting parallel data, and plural controlled devices 106 and 107 connected to the microcomputer 103 by way of the parallel interface 105.
シリアルインターフェースケーブル１０２を介して供給されたシリアルデータをパラレルデータに変換するマイクロコンピュータ１０３と、前記パラレルデータを伝送するパラレルインターフェース１０５と、前記パラレルインターフェース１０５を介して前記マイクロコンピュータ１０３と接続される複数の被制御ディバイス１０６，１０７により構成される。 - 特許庁 - A debugging device is provided with a parallel interface 110 capable of outputting control data to an external measurement device 400 as parallel data, an instruction to output a data code for tracing to the parallel interface is written at a tracing point in an execution program, and the execution conditions of a program are traced from the data code obtained from the parallel interface in debugging.
制御データを外部の測定器４００にパラレル・データとして出力できるパラレル・インタフェース１１０を設け、実行プログラムには、トレース・ポイントにトレース用のデータ・コードをパラレル・インタフェースに出力する命令を書き込んでおき、デバッギング時にパラレル・インタフェースから得るデータ・コードからプログラムの実行状況をトレースする。 - 特許庁 - The IO interface circuit 12 can be connected to a memory interface circuit 21 of the host 20 and applies a protocol of the parallel interface for communication with the HDC unit 112 and applies a protocol of a serial interface for communication with the memory interface circuit 21, respectively.
ＩＯインタフェース回路１２は、ホスト２０のメモリ用インタフェース回路２１と接続可能であり、ＨＤＣユニット１１２との通信にはパラレルインタフェースのプロトコルを、メモリ用インタフェース回路２１との通信にはシリアルインタフェースのプロトコルを、それぞれ適用する。 - 特許庁 - The driver circuit 70 comprises: a host interface circuit 72 which receives the host interface signal from the high-speed serial interface circuit 20 and outputs the parallel data signal included in the host interface signal; and an output switching circuit 76 which receives the parallel data signal from the host interface circuit 72 and outputs the parallel data signal to either an internal circuit 80 of the driver circuit 70 or the low-speed serial interface circuit 90.
ドライバ回路７０は、高速シリアルインターフェース回路２０からホストインターフェース信号を受け、ホストインターフェース信号に含まれるパラレルデータ信号を出力するホストインターフェース回路７２と、ホストインターフェース回路７２からパラレルデータ信号を受け、パラレルデータ信号を、ドライバ回路７０の内部回路８０又は低速シリアルインターフェース回路９０のいずれかに出力する出力切り替え回路７６を含む。 - 特許庁 - Each component 4 inherits a parallel distribution interface 3 defining an interface for combining the component 2 via the interface 1 and is defined in the form of mounting the interface 3.
また、各並列分散コンポーネント４は、タスクインタフェース１を介してタスクコンポーネント２と組み合わせるためのインタフェースを定義した並列分散インタフェース３を継承し、このインタフェースを実装する形で定義されている。 - 特許庁 - It is made possible to individually set a parallel interface control circuit 35 as an external input interface control circuit, a serial interface control circuit 36 and a network interface control circuit 37 to a power saving mode.
外部入力インターフェース制御回路であるパラレルインターフェース制御回路３５やシリアルインターフェース制御回路３６やネットワークインターフェース制御回路３７を個別に省電力モードに設定することができるようにする。 - 特許庁 - The tester has a serial interface 5 from which the parallel interfaces 7 and 8 can be controlled.
また、シリアルインタフェース５を保持し、シリアルインタフェース５からのパラレルインタフェース７，８の制御が可能である。 - 特許庁 - A bus interface device includes a parallel input coupled to a bus 20 such as a primary PCI bus.
バス・インターフェース装置は、一次ＰＣＩバスなどのバス２０に結合された並列入力を含む。 - 特許庁 - To provide an integrated circuit device, an electro-optical device and an electronic device, capable of sharing terminals by a high-speed serial interface and a parallel interface.
高速シリアルインターフェースとパラレルインターフェースで端子を共有できる集積回路装置、電気光学装置及び電子機器を提供すること。 - 特許庁 - METHOD FOR INVOKING ANALYSIS ROUTINE ON PARALLEL COMPUTER SYSTEM, PROGRAM, AND SYSTEM (PROGRAM INVOCATION FROM QUERY INTERFACE TO PARALLEL COMPUTING SYSTEM)
並列コンピュータ・システム上の分析ルーチンを呼び出す方法、プログラム、及びシステム（クエリ・インターフェースから並列コンピュータ・システムに対するプログラム呼び出し） - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- 日英対訳文対応付けデータ
- この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
邦題：『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』 - This work has been released into the public domain by the copyright holder. This applies worldwide.
日本語版の著作権保持者は ©1999
山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。
- 原題：”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ”
