「parallel processing function」を含む例文一覧(71)
＜前へ 1 2- To speed up the processing of a median filter which is one of noise removing means for an image by using a parallel operation function that a processor has for the operation of finding a median from the numerical data array.
画像におけるノイズ除去手段の一つ、メディアンフィルタの処理において、数値データ列から中央値を求める演算において、プロセッサのもつ並列演算機能を用い、処理を高速化する。 - 特許庁 - Since data processing progresses stepwise in the printer, parallel processing can be carried out with two CPUs by taking over the processing of data at any one stage, e.g. the intermediate code, among a plurality of CPUs without requiring any communication function among the CPUs or development of an OS for coordination control resulting in the enhancement of processing speed.
プリンタにおけるデータ処理は段階的に進んでいくので、中間コードなどのいずれかの段階のデータで複数のＣＰＵの間で処理を引き継ぐことにより、ＣＰＵ間の通信機能を設けたり、協調制御用のＯＳを開発することなく、２つのＣＰＵにより並行処理が可能であり、処理速度を高めることができる。 - 特許庁 - To equalize a load rate of each node and to reduce the traffic between nodes to improve processing efficiency in an adaptive distributed processing system wherein each of service processing element programs distributed on a number of nodes connected to a network parallel operates, exchange information with each other and links to execute a predetermined service function.
ネットワークに接続された多数のノード上に分散するサービス処理要素プログラムが、並列に動作し、相互に情報交換し、連携して所定のサービス機能を実行する適応型分散処理システムに関し、各ノードの負荷率を均等化し、また、ノード間の通信量を削減し、処理効率の向上を図る。 - 特許庁 - The PC 1 controls a measurement instrument 2 and a radio equipment 3 by parallel processing, allows them to execute transmission reception of a high frequency signal and reads a measurement result by the measurement instrument 2 to discriminate a radio function.
ＰＣ１は、計測器２と無線機器３を並列処理によって制御し、高周波信号の送受信動作を実行させることにより、計測器２による計測結果を読み取って無線機能の判定を行う。 - 特許庁 - Each of respective register blocks 1-21 to 1-2n is provided with an S/P converting means and a P/S converting means for converting a serial signal from/to the macro function block 1-1 and a parallel signal to/from each of processing blocks inside an LSI.
各レジスタブロック１−２__1 …１−２_n の各々は、マクロ機能ブロック１−１から／へのシリアル信号と、ＬＳＩ内部の各処理ブロックへ／からのパラレル信号とを変換するＳ／Ｐ変換手段及びＰ／Ｓ変換手段を備える。 - 特許庁 - To advance an efficient data processing by sufficiently displaying the function of a cache memory irrelevantly to the properties of memory access by an application program running on a decentralized common memory type parallel computer system.
分散共有メモリ型の並列計算機システムにおいて動作させているアプリケーションプログラムのメモリアクセスの性質に左右されることなく、キャッシュメモリの機能を充分に発揮させ、効率的なデータ処理を進めることができるようにする。 - 特許庁 - To provide a substrate processor having a function of performing in parallel, the substrate collection of a job with failures therein during substrate processing and the performance of a normal job, in the substrate processor which simultaneously performs a plurality of jobs when batch processing of the package of a plurality of substrates (lots) is defined as one processing unit (a job).
複数の基板（ロット）の一括した処理を一つの処理単位（ジョブ）とする場合、複数のジョブを同時に実行する基板処理装置において、基板処理中に異常が発生したジョブの基板回収と正常なジョブの実行を並行に実施することが可能な機能を持つ基板処理装置を提供することを目的とする。 - 特許庁 - When a function for mobile transmission, which is a function of transmitting an image to a mobile terminal of a user, is selected and creation of an image for mobile transmission is selected, the image for mobile transmission is created in an editing space in parallel with processing of printing the photographed image obtained by photographing on a seal paper.
利用者の携帯端末に画像を送信する機能である携帯送信の機能が選択され、携帯送信用の画像の作成を行うことが選択された場合、撮影によって得られた撮影画像をシール紙に印刷する処理と並行して、携帯送信用の画像の作成が編集空間において行われる。 - 特許庁 - The system comprises a game processing part 110 for receiving an input from an 1P operation part 162 and an input from a 2P operation part 164 in parallel and calculating the game with a main character and a subordinate character having a function for supporting the main character.
１Ｐ操作部１６２からの入力と２Ｐ操作部１６４からの入力を平行して受け付け主キャラクタと主キャラクタをサポートする機能を有する従キャラクタが登場するゲームのゲーム演算を行うゲーム処理部１１０を含む。 - 特許庁 - In the case of executing a consecutive shot recording function, an index image generating circuit 116 generates an index image on the basis of consecutive shot still pictures in parallel with recording of a plurality of the consecutive shot still pictures onto a magnetic tape 101 by a recording signal processing circuit 108.
連写記録機能実行時には、記録信号処理回路１０８が複数枚の連写静止画像を磁気テープ１０１に記録するのと並行して、インデックス画像作成回路１１６が、連写静止画像をもとにインデックス画像を作成する。 - 特許庁 - A pre-processing filter 12 having the same characteristics as an adaptive inverse filter 14 is provided to the input side of a circuit composed of a series connection circuit consisting of an unknown transfer function 13 and the adaptive inverse filter 14 and a filter 15 connected in parallel with the series connection circuit.
未知伝達関数１３と適応逆フィルタ１４との直列接続回路と、これらの回路に並列に接続された帯域フィルタ１５との入力側に、適応逆フィルタ１４と等しい特性を有する前処理フィルタ１２を設ける。 - 特許庁 - This magnet switch with a branch function is characterized by being formed into a structure capable of being branched without connecting a terminal block by newly processing a wire of an input line of a magnet switch connected in parallel with an initial magnet switch.
当初のマグネットスイッチに対して並列に接続するマグネットスイッチの入力ラインの電線を新たに加工して端子台接続することなく分岐できる構造とすることで必要な出力数のマグネットスイッチを簡便に増設できる分岐機能付マグネットスイッチ - 特許庁 - A memory access function is arranged in parallel from the CPU 10 so that it is possible to perform the optimal memory access processing to each piece of software, and to improve the memory access performance without generating the decrease of operation frequency or increasing the number of cycles to be required for the memory access.
メモリアクセス機能をＣＰＵ１０から並列に持たせることで、ソフトウェアごとに最適なメモリアクセス処理を施し、更に動作周波数の低下を招いたり、メモリアクセスにかかるサイクル数を増加させたりすることなく、メモリアクセス性能を向上させる。 - 特許庁 - To provide a system switching function for minimizing deterioration in processing performance of the whole system even after system switching at the occurrence of a fault without requiring a resource exclusive for standby which is normally in an unoperated state in a database management system, particularly, a parallel database management system using Shared Nothing architecture.
データベース管理システム、特に、Shared Nothingアーキテクチャを用いた並列データベース管理システムにおいて、通常時未稼動状態である待機専用のリソースを必要とせず、障害発生時の系切り替え後においても、システム全体の処理性能劣化を最小限に抑える系切り替え機能を提供する。 - 特許庁 - To provide a preprocessing method capable of executing preprocessing in an iterative solution with preprocessing to a coefficient matrix with an irregular and sparse non-zero pattern on a parallel computer having vector computing function at high speed by reducing the frequency of synchronization processing, and a matrix reordering method used therefor.
同期処理の回数を削減し、ベクトル演算機能を有する並列計算機上で非ゼロパターンが不規則でスパースな係数行列に対する前処理付き反復解法における前処理を高速に実行できる前処理方法およびそれに用いる行列リオーダリング方法を提供する。 - 特許庁 - To provide a system change-over function of minimizing deterioration in the processing performance of a whole system even after system change-over when a fault occurs without requiring resources exclusive for waiting in a non-operation state in normal time concerning a database management system, especially, a parallel database management system using shared nothing architecture.
データベース管理システム、特に、Shared Nothingアーキテクチャを用いた並列データベース管理システムにおいて、通常時未稼動状態である待機専用のリソースを必要とせず、障害発生時の系切り替え後においても、システム全体の処理性能劣化を最小限に抑える系切り替え機能を提供する。 - 特許庁 - To make an area extraction function easily includable in a circuit for acquiring area boundary information in pixel parallel processing by providing a method for sequentially and fast extracting closed areas defined on the basis of area boundary pixel information at temporally different timing and a device composed of a circuit for performing the method.
領域境界画素情報に基づいて定義される閉領域を，時間的に異なったタイミングで順次，高速に抽出する方法，およびそれを実行する簡易な回路よりなる装置を提供し，画素並列処理で領域境界情報を獲得する回路に領域抽出機能を容易に組み込み可能にする。 - 特許庁 - To provide a programmable electronic control device to which one central processing unit and a plurality of input devices and output devices are connected by a parallel bus, wherein soundness of a self-diagnostic function for the input devices and the output devices can be confirmed without complicating circuit configuration of the input devices and the output devices.
１台の中央演算処理装置と複数の入力装置および出力装置とがパラレルバスで接続されるプログラマブル電子制御装置において、入力装置および出力装置の自己診断機能の健全性の確認を入力装置および出力装置の回路構成を複雑化せずに実現する。 - 特許庁 - A group of software systems is provided and developed as a system product that significantly compresses application system programs, achieves ultra-high availability, ultra-high-speed parallel processing performance, and unlimited linear scalability, and has system functions of an ultra-high-speed database engine and the like, and a security protection function for full protection.
アプリケーション・システム・プログラムの大幅圧縮と、超耐障害性、超高速並列処理性能、制限の無い線形での拡張性、超高速データベース・エンジン等のシステム機能と、完全防護を基本コンセプトとしたセキュリティ保護機能を有するソフトウェア・システム群を発明し、システム・プロダクトとして開発した。 - 特許庁 - A memory management device of improved memory use efficiency suitable for real time parallel processing has an interface for every processor to prevent a load concentration, has an exclusive register separate from the interfaces to ensure page mapping in a fixed time, and gives the interfaces a function of requesting page mapping to the register to allocate and release a page without the intervention of a CPU 5.
プロセッサ毎にインターフェースを設けて負荷の集中を防止し、インターフェースと別に専用の登録装置を設けて一定時間内のページマッピングを保証し、インターフェースには登録装置にページマッピングを要求する機能を与えてＣＰＵの介入なしにページの割当てと開放を行い、リアルタイムな並列処理に適したメモリ利用効率の良いメモリ管理装置を提供する。 - 特許庁 - In the process of execution of business programs in parallel in a general-purpose computer 10 comprising an operation system 1, if a state arises which should be reported, the retrieval function 221 of the device 20 for the centralized control of processing retrieves report content information including a condition on reception timing on state report information received from the general-purpose computer 10 from a report content database 25.
オペレーションシステム１を構成する汎用計算機１０において、業務プログラムが並列に実行されている最中に、報告すべき状態が発生した場合に、処理統括装置２０の検索機能２２１は、汎用計算機１０より受信した状態報告情報に関する受信タイミングに関する条件を内包する報告内容情報を、報告内容データベース２５より検索する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
