「parallel signal processing」を含む例文一覧(222)
1 2 3 4 5 次へ＞- PARALLEL SIGNAL PROCESSING APPARATUS
並列信号処理装置 - 特許庁 - PARALLEL SIGNAL PROCESSING UNIT
並列信号処理装置 - 特許庁 - PARALLEL SIGNAL PROCESSING PROCESSOR
並列信号処理プロセッサ - 特許庁 - PARALLEL PROCESSING LOGICAL CIRCUIT FOR SIGNAL PROCESSING
信号処理用並列処理論理回路 - 特許庁 - SIGNAL PROCESSING CIRCUIT AND SERIAL-PARALLEL CONVERTER
信号処理回路及びシリアルパラレル変換器 - 特許庁 - A-demodulation processing is conducted by processing the parallel data signal in parallel.
復調処理は、このパラレルデータ信号を並列処理することで行われる。 - 特許庁 - To provide a parallel signal processing apparatus that increases the speed of processing.
処理を高速化した並列信号処理装置を提供する。 - 特許庁 - DIGITAL SIGNAL PROCESSOR, PARALLEL PROCESSING METHOD AND RECORDING MEDIUM
ディジタル信号プロセッサ、並列処理方法および記録媒体 - 特許庁 - To provide a signal processing/bypass changeover device that can select signal processing or bypass output processing for a serial signal and a parallel signal using a simple and inexpensive configuration.
シリアル信号及びパラレル信号に対し、簡単かつ安価な構成で、信号処理及びバイパス出力処理を選択的に行なえるようにする。 - 特許庁 - A digital operation processing part 14 applies digital signal processing to the inputted n-bit parallel digital signal.
ディジタル演算処理部１４は、入力されたｎビットパラレルディジタル信号にディジタル信号処理を施す。 - 特許庁 - PULSE SIGNAL PROCESSING CIRCUIT, PARALLEL PROCESSING CIRCUIT, PATTERN RECOGNITION DEVICE, AND IMAGE INPUT DEVICE
パルス信号処理回路、並列処理回路、パターン認識装置、及び画像入力装置 - 特許庁 - To efficiently parallel-process processing A, B having a bias to processing amounts in audio signal processing.
オーディオ信号の処理において、処理量に偏りがある処理Ａ，Ｂを、効率的に並列処理すること。 - 特許庁 - To provide an A/D converter parallel processing circuit carrying out signal processing with high accuracy in real time.
リアルタイムで高精度な信号処理ができるＡ−Ｄ変換器並列処理回路を得る。 - 特許庁 - To provide a signal processing apparatus causing no signal attenuation even when the plurality of signal processing apparatuses each having a filter circuit are connected in parallel.
フィルタ回路を備えた複数の信号処理装置が並列された場合でも、信号減衰を生じない信号処理装置を提供する。 - 特許庁 - At the same time, the first signal processing section 41, the second signal processing section 42, and the third signal processing section 43 implement in parallel determining and tracking of tracking target 70.
また、第１の信号処理部４１及び第２の信号処理部４２及び第３の信号処理部４３が並行して追跡目標７０の判定と追跡を行う。 - 特許庁 - When the control signal from the parallel processing determination part 104 indicates the parallel processing, the scanning conversion part 101 processes the scanning conversion of two inputted blocks in parallel.
スキャン変換部１０１は、並列処理判定部１０４からの制御信号が並列処理を示す場合には、入力した２つのブロックのスキャン変換を並列に処理する。 - 特許庁 - ANALOG SIGNAL PROCESSING SYSTEM, PARALLEL ANALOG/DIGITAL CONVERTER SYSTEM, AND MISMATCH REMOVING METHOD
アナログ信号処理システム、並列アナログ／デジタルコンバータシステム、および不整合除去方法 - 特許庁 - To provide a signal processing apparatus wherein no signal attenuation is caused even when a plurality of signal processing apparatuses each connected to a filter circuit are connected in parallel.
それぞれフィルタ回路が接続される複数の信号処理装置が並列された場合でも信号減衰を生じない信号処理装置を提供する。 - 特許庁 - To repeat processing of detecting relative phase and amplitude of two signal components of a plurality of signal components having different frequencies included as a component in a certain original signal, while changing the combination of the signal components (serial processing), or to perform the processing in parallel (parallel processing).
ある原信号に成分として含まれる周波数が異なる複数の信号成分の中の２つの信号成分について相対位相および振幅を検出する処理を、前記信号成分の組み合わせを変えて繰り返して行い（シリアル処理し）、または並列に行う（パラレス処理する）。 - 特許庁 - A calibration processing section 108 uses the CAL signal to conduct calibration processing in parallel with communication using the communication signal.
キャリブレーション処理部１０８は、上記通信用信号を用いた通信と並行して、上記ＣＡＬ用信号を用いてキャリブレーション処理を行う。 - 特許庁 - The delay circuit delays an input signal and outputs a second signal in parallel to logical operation processing of the logic circuit.
ディレイ回路は、ロジック回路の論理演算処理に並列し、入力信号を遅延して第２の信号を出力する。 - 特許庁 - A signal processing circuit 1a outputs an output data including a plurality of addresses in parallel as a result of processing.
信号処理回路１ａは、処理結果としてパラレルに複数のアドレス信号を含む出力データを出力する。 - 特許庁 - A front parallel RGB signal and a rear parallel RGB signal are arranged through interpolation processing in the time-base direction of the first and second intermediate parallel RGB signals, and the front parallel RGB signal, first and second parallel RGB signals, and rear parallel RGB signal are digital-to-analog converted and output with the clock of first frequency (f).
第１と第２の中間並列ＲＧＢ信号の時間軸方向には補間処理により生成した前並列ＲＧＢ信号、後並列ＲＧＢ信号を配置し、前記前並列ＲＧＢ信号、第１、第２中間並列ＲＧＢ信号及び後並列ＲＧＢ信号をアナログ変換して前記第１の周波数（ｆ）のクロックで出力する。 - 特許庁 - To deal with a problem of memory capacity increasing and processing speed decreasing due to the increase of integration hit number in a signal processing apparatus for processing in parallel laser signal processing with a plurality of high performance processors.
レーダ信号処理を複数の高性能プロセッサで効率的に並列処理する信号処理装置において、積分ヒット数の増大により、メモリ容量が増大し、処理速度が遅くなる。 - 特許庁 - To provide a processor for processing a signal, capable of attaining high speed signal processing by efficiently performing parallel processing for data input through a bus including non-linear processing.
バスを介して入力されるデータの並列処理を非線形処理を含めて効率的に実行することにより、信号処理の高速化を図ることができる信号処理用プロセッサを提供する。 - 特許庁 - The signal processing unit parallelizes a signal of a clock of first frequency (f) to generate a first intermediate parallel RGB signal, and arranges a second intermediate parallel RGB signal having the same content adjacently to the first intermediate parallel RGB signal in the direction of a time base.
信号処理部では、第１の周波数（ｆ）のクロックのデジタル信号を並列化し、第１の中間並列ＲＧＢ信号を生成し、かつこの第１中間並列ＲＧＢ信号の時間軸方向の隣に同じ内容の第２中間並列ＲＧＢ信号を配置する。 - 特許庁 - In a parallel processing circuit configuration which comprises a plurality of analog processing elements, analog signal processing elements AB and switch elements SW are arrayed on a prescribed grid, the turning on/off of the switch elements SW or the signal modulation amount of the analog signal processing elements AB is controlled and, then, different signal processing functions are realized.
アナログ処理要素を複数含む並列処理回路構成において、アナログ信号処理要素ABとスイッチ要素SWを所定の格子上に配列し、スイッチ要素SWのオン、オフまたはアナログ信号処理要素ABの信号変調量を制御して、異なる複数の信号処理機能を実現する。 - 特許庁 - To increase data transfer efficiency without impairing arithmetic parallelism in a signal processing device for parallel arithmetic processing.
並列演算処理を行う信号処理装置において、演算の並列性を損なうことなく、データ転送効率を高くする。 - 特許庁 - A parallel processing system 1 has an interrupt notification signal line 13, an interrupt control part 14, a timer part 15 and processing parts 16 (16a to 16c).
並列処理システム１に、割込通知信号線１３、割込制御部１４、タイマ部１５、および処理部１６（１６ａ，１６ｂ，１６ｃ）を設ける。 - 特許庁 - The camera control unit 12 performs parallel processing on the video signals S34_1, S34_2 and S34_3 received from the video camera 10 in signal processing circuits 43_1, 43_2 and 43_3.
カメラコントロールユニット１２では、ビデオカメラ１０から受信した映像信号Ｓ３４＿１，Ｓ３４＿２，Ｓ３４＿３を信号処理回路４３＿１，４３＿２，４３＿３で並列処理する。 - 特許庁 - A signal processing section 282 receives 10-bit pixel data D0 via a horizontal signal line 18, applies predetermined signal processing to the data, and transmits the result to a switching section 284 as data of a parallel form.
信号処理部２８２は、水平信号線１８を介して１０ビットの画素データＤ０を受け取り、所定の信号処理をして切替部２８４にパラレル形式のデータとして渡す。 - 特許庁 - To detect a fault of a transmitter that applies parallel processing to a signal in its inside and an error in a parity bit.
内部で信号を並列処理する伝送装置の故障と、パリテイビットの異常とを、検出する。 - 特許庁 - PARALLEL AD CONVERTER, SIGNAL PROCESSING CIRCUIT USING THE SAME, AND RECORDING/REPRODUCTION APPARATUS USING THE SAME
並列型ＡＤ変換器、これを用いた信号処理回路およびこれを搭載した記録再生装置 - 特許庁 - One field period is divided into an animation signal processing time and a still picture signal processing time and the selection means 3 is switched using a signal for determining the period thus processing dynamic and still images in parallel.
１フィールド期間を動画信号処理期間と静止画信号処理期間に分割し、期間を判別する判別信号を用いて選択手段３を切り替えることにより、動画と静止画の処理を並行して実行する。 - 特許庁 - Data processing from the data input signal IOTXD up to the MUX output signal TXO is parallel processed for each of stages.
データ入力信号ＩＯＴＸＤからＭＵＸ出力信号ＴＸＯまでのデータ処理は、各ステージごとに並列処理される。 - 特許庁 - The optical signal processing device is made through improving on the optical signal processing device for converting the optical signals of serial pulse trains with a transmission rate N by using the electrical signals of parallel pulse trains.
本発明は、伝送速度Ｎのシリアルなパルス列の光信号をパラレルなパルス列の電気信号に変換する光信号処理装置に改良を加えたものである。 - 特許庁 - This transmission system consists of a transmission part 102 having the third signal processing means 103 for performing scramble processing to an optional number of bits in a parallel signal, and a reception part having the fourth signal processing means 112 for performing de-scrambling processing to the bits scramble-processed by the means 103 in the parallel signal.
パラレル信号のうちの任意数のビットに対してスクランブル処理を行う第３の信号処理手段１０３を有する送信部１０２と、パラレル信号のうち第３の信号処理手段１０３でスクランブル処理を行ったビットに対してデスクランブル処理を行う第４の信号処理手段１１２を有する受信部から構成される。 - 特許庁 - The apparatus enables to decrease operation amount and memory capacity by applying pipeline parallel processing efficiently to pulse inner signal processing and signal processing between pulses via a cluster combining in a ring a plurality of processors.
複数のプロセッサをリング結合したクラスタでパルス内信号処理およびパルス間信号処理を効率的にパイプライン並列処理することにより、演算量とメモリ容量を減らすことができる。 - 特許庁 - To provide a method of controlling a solid state imaging apparatus to satisfactorily perform a parallel signal processing.
固体撮像装置において、並列的な信号処理を良好に行うための新規な制御方法を提供する。 - 特許庁 - PARALLEL A/D CONVERTER, SIGNAL PROCESSING CIRCUIT USING THE A/D CONVERTER AND RECORDING/REPRODUCING DEVICE LOADED WITH THE A/D CONVERTER
並列型ＡＤ変換器、これを用いた信号処理回路およびこれを搭載した記録再生装置 - 特許庁 - An image processing section 12 processes the second image signal in parallel with operation of the compression parameter determining section 11.
画像処理部１２は、圧縮パラメータ決定部１１の動作と並行して、第２の画像信号を処理する。 - 特許庁 - To provide a 0/1 detecting circuit for attaining high speed 0/1 detecting processing to an n-bit parallel signal.
ｎビット並列信号に対する高速な０／１検出処理を実現する０／１検出回路を提供する。 - 特許庁 - One field period is divided into a motion image signal processing period and a still image signal processing period, and the selecting means 5 is switched using a determining signal for determining the period, thereby executing the processing of the motion image and the still image in parallel.
１フィールド期間を動画信号処理期間と静止画信号処理期間に分割し、期間を判別する判別信号を用いて選択手段５を切り替えることにより、動画と静止画の処理を並行して実行する。 - 特許庁 - One field period is divided into an animation signal processing period and a still picture signal processing one, and the selection means 5 is changed by using a determination signal for determining the period, thus executing the processing of the animation and still picture in parallel.
１フィールド期間を動画信号処理期間と静止画信号処理期間に分割し、期間を判別する判別信号を用いて選択手段５を切り替えることにより、動画と静止画の処理を並行して実行する。 - 特許庁 - The parallel-serial conversion unit 22 forms a signal frame in a form in which a signal is included at a beginning by firstly processing the signal whose constraint on timing is severe.
パラレルシリアル変換部２２は、タイミング上の制約が厳しい信号を最初に処理することにより、その信号が最初に含まれる形で信号フレームを形成する。 - 特許庁 - The reproduction processing by the signal reproduction part 101 and the acquisition processing of the frame position information by the position information acquisition part 102 are carried out in parallel.
信号再生部１０１による再生処理と、位置情報取得部１０２によるフレーム位置情報の取得処理は、並行して行う。 - 特許庁 - Then a differential input signal conversion section being a component of an input data conversion section 10 of a base band processing section 6 receives the differential signal through the transmission line 12, outputs a single serial signal, a serial parallel conversion section of the input data conversion section 10 converts the serial signal into a parallel signal and gives the converted signal to an inverse spread processing section 114.
そして、ベースバンド処理部６の入力データ変換部１０を構成する差動入力信号変換部は、この差動信号を伝送路１２を通じ受信して単一のシリアル信号を出力し、入力データ変換部１０のシリアル・パラレル変換部は、同シリアル信号をパラレル信号に変換して逆拡散処理部１１４に供給する。 - 特許庁 - A signal is supplied from command means T and R by the serial signal, and after being converted into the parallel signal by the processing part of the controller C1, the signal is supplied to the other controller C2 to control the respective blinds.
指令手段Ｔ、Ｒからシリアル信号で信号が供給され、コントローラＣ１の処理部でパラレル信号に変換された後、他のコントローラＣ２へと供給されて、各ブラインドの制御が行われる。 - 特許庁 - The signal processing circuit 31 converts a parallel electrical signal input from the optical receiving sub-assemblies 81-90 into a time-series electrical signal and outputs the electrical signal to the driver 51.
信号処理回路３１は、光受信サブアセンブリ８１〜９０から入力される並列の電気信号を時系列の電気信号に変換して、これらの電気信号をドライバ５１に出力する。 - 特許庁 - While the controller C1 of the forefront blind A is provided with the processing part 12 for converting a serial signal into a parallel signal, the processing part is omitted from the other blinds B, etc., N.
先頭のブラインドＡのコントローラＣ１には、当該シリアル信号をパラレル信号に変換する処理部１２が備えられる一方で、他のブラインドＢ、…Ｎには、処理部が省略されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
