「parallelization method」を含む例文一覧(22)
- PROGRAM PARALLELIZATION DEVICE, PROGRAM PARALLELIZATION METHOD, AND PROGRAM PARALLELIZATION PROGRAM
プログラム並列化装置，プログラム並列化方法およびプログラム並列化プログラム - 特許庁 - COMPILER PARALLELIZATION SCHEDULE METHOD
コンパイラ並列化スケジュール方法 - 特許庁 - CALL PROCESSING PARALLELIZATION SYSTEM AND CALL PROCESSING PARALLELIZATION METHOD
呼処理並列化システムおよび呼処理並列化方法 - 特許庁 - PARALLELIZATION PROGRAM GENERATION METHOD, PARALLELIZATION PROGRAM GENERATION DEVICE, AND PARALLELIZATION PROGRAM GENERATION PROGRAM
並列化プログラム生成方法、並列化プログラム生成装置、及び並列化プログラム生成プログラム - 特許庁 - PARALLELIZATION PROGRAM GENERATION METHOD, PARALLELIZATION PROGRAM GENERATION PROGRAM AND PARALLELIZATION PROGRAM GENERATION DEVICE
並列化プログラム生成方法、並列化プログラム生成プログラム、及び並列化プログラム生成装置 - 特許庁 - PROGRAM PARALLELIZATION SUPPORT DEVICE AND PROGRAM PARALLELIZATION SUPPORT METHOD
プログラム並列化支援装置およびプログラム並列化支援方法 - 特許庁 - LOOP PARALLELIZATION METHOD AND COMPILE SYSTEM
ループ並列化方法及びコンパイル装置 - 特許庁 - PARALLELIZATION CONVERSION SYSTEM, PARALLELIZATION CONVERSION METHOD, PROGRAM, AND COMPILER
並列化変換システムと並列化変換方法およびプログラムならびにコンパイラ - 特許庁 - PROGRAM PARALLELIZATION DEVICE, ITS METHOD AND PROGRAM
プログラム並列化装置及びその方法並びにプログラム - 特許庁 - GENERATION METHOD OF PARALLELIZATION PROGRAM FOR NUMA ARCHITECTURE
ＮＵＭＡアーキテクチャ向け並列化プログラムの生成方法 - 特許庁 - CONTROL METHOD OF HETEROGENEOUS MULTIPROCESSOR SYSTEM, AND MULTIGRAIN PARALLELIZATION COMPILER
ヘテロジニアス・マルチプロセッサシステムの制御方法及びマルチグレイン並列化コンパイラ - 特許庁 - METHOD AND SYSTEM FOR PROCESSING BDD USING WINDOW ALGORITHM USING MAXIMAL PARALLELIZATION
最大パラレル化を利用してウィンドウアルゴリズムを利用してＢＤＤを処理する方法及びシステム - 特許庁 - To provide a multithread processing method for synchronizing a plurality of parallelization models at high speed.
複数の並列化モデルについて高速な同期を取ることができるマルチスレッド処理方法を提供する。 - 特許庁 - When the program 2 is inputted to the compiler 1, a loop parallelization method determining part 12 first determines a method of loop parallelization 162 with respect to each of loops to be parallelized in the program 2 and registers it to a storage 16.
コンパイラ装置１にプログラム２が入力されると、先ず、ループ並列化方法決定部12が、プログラム２中の並列化の対象となるループそれぞれについて、ループ並列化方法162を決定し、記憶装置16に登録する。 - 特許庁 - To provide an insert molding method capable of ensuring a necessary value in the degree of parallelization of an insert member and a molding part.
インサート部材と成形部の平行度を必要な値に確保することができるインサート成形方法を提供する。 - 特許庁 - Next, a data distribution method determining part 131 determines a method for distributing data on the basis of a loop parallelization method corresponding to the specified loop instructed by the AFFINITY instruction row in the loop parallelization method 162 registered to the storage 16 and a correlation between iteration of the specified loop and arrangement elements to be referred to.
次いで、データ分散方法決定部131が、記憶装置16に登録されているループ並列化方法162の内のAFFINITY指示行によって指示されている特定ループに対応するループ並列化方法と、特定ループのイタレーションと参照する配列要素との対応関係とに基づいて、データ分散方法を決定する。 - 特許庁 - To provide an image processor capable of attaining efficient parallelization processing in a plurality of processors, method thereof, and a program.
複数の処理装置における効率の良い並列化処理を実現可能な画像処理装置およびその方法、並びにプログラムを提供する。 - 特許庁 - To provide a method for generating a parallelization program which effectively operates on a multi-processor for a large-scaled software.
本発明は、大規模なソフトウェアを対象として、マルチプロセッサ上で効果的に動作する並列化プログラムを生成する方法を提供することを目的とする。 - 特許庁 - To provide a suction plate for a chuck table suitable for parallelization between a grinding surface of a grinding wheel and a holding surface of a chuck table, and also to provide a method for manufacturing the plate.
研削ホイールの研削面とチャックテーブルの保持面との平行出しを行うのに適したチャックテーブル用吸着板及びその製造方法を提供することである。 - 特許庁 - To improve the rate of the computing speed improvement of parallelization processing by eliminating restriction that it is necessary for the number M of computers in particle behavior analysis to which a force division method is applied to fulfill the relation of N^2.
力分割法を適用した粒子挙動解析での計算装置数ＭがＮ＾２の関係を満たさなければならないという制限を排除し、並列化処理の計算速度向上比を向上させる。 - 特許庁 - To apply a method for calculating parallel efficiency to many parallel processings including hetero processor environment even when load balance is not maintained and to perform quantitative association of parallel efficiency, load balance contribution ratio, virtual parallelization ratio which are parallel efficiency and parallel performance evaluation indices and a parallel performance obstruction factor.
ロードバランスが保たれていない場合にも、ヘテロなプロセッサ環境を含め多数の並列処理に適用でき、並列効率と並列性能評価指標であるロードバランス寄与率及び仮想並列化率、並びに並列性能阻害要因間の定量的関係付けを行う。 - 特許庁 - Then, a procedure (409) is executed, which receives a parallel code generating plan (412) input by a user, divides the processing of the code, and finds a parallelization method which makes an execution cycle shortest while forecasting an execution cycle from the operation amount, the contents of the processing, the cache usage of the reused data, and the main memory access data volume.
そして、ユーザが入力した並列コードの生成方針（４１２）を受けて、前記コードの処理を分割すると共に、その演算量と処理内容、再利用データのキャッシュ利用、主記憶アクセスデータ量から実行サイクルを予測しながら、実行サイクルが最短となる並列化方法を求める手順（４０９）を実行する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
