「pattern electrode」を含む例文一覧(3276)
＜前へ 1 2 .... 39 40 41 42 43 44 45 46 47 .... 65 66 次へ＞- A wiring pattern is formed on a flexible insulation film and it is covered with a second flexible insulation film in a manner that an electrode pad may be exposed, and this step is repeated for required times to form a wiring conductor, and then the coil is connected with the electrode pad of the wiring conductor.
可撓性絶縁膜上に配線パターンを形成て電極パッドが露出するように第２の可撓性絶縁膜で覆い、この工程を所要回数繰り返して配線導体を製造し、この配線導体の電極パッドにコイルを電気的に接続する。 - 特許庁 - To provide a semiconductor device in which a protective film pattern for suppressing a transparent electrode film and a reflective electrode film from disappearing by an electric corrosion reaction to cause a defective display is formed in a transflective liquid crystal display device, and to provide a manufacturing method of the semiconductor device.
半透過型液晶表示装置において、透明電極膜と反射電極膜とが電食反応により消失し、表示不良となることを抑制するための保護膜パターンが形成された半導体装置及びその製造方法を提供する。 - 特許庁 - On a lower surface in the non-ground area UA of the substrate 32, a power feeding side inductor electrode 51 is formed, and the matching circuit by an LC parallel resonance circuit is configured by the pattern capacitor 53, the chip capacitor CCf, and the power feeding side inductor electrode 51.
基板３２の非グランド領域ＵＡの下面には給電側インダクタ電極５１が形成されていて、パターンキャパシタ５３、チップキャパシタＣＣｆ及び給電側インダクタ電極５１によってＬＣ並列共振回路による整合回路が構成されている。 - 特許庁 - Micro electrode patterns 21 in a fine comb teeth shape with left-right symmetry centering on belt shaped parts are formed on a pixel electrode 5 at even intervals and furthermore, belt shaped dielectric layers 22 are pattern formed in display pixels at even intervals so as to cover them.
画素電極５に帯状部位を中心とした左右対称の微細な櫛歯状にパターン形成された微細電極パターン２１が等間隔に形成され、更にこれを覆うように帯状の誘電体層２２が表示画素内に等間隔でパターン形成される。 - 特許庁 - Then, an electrode forming region is exposed within the upper side surface of a heterostructure layer by wet etching using a room-temperature ammonia water as an etchant with a resist pattern as a mask to remove a part of the amorphous AlN thin film corresponding to the electrode forming region.
次に、レジストパターンをマスクとし、室温アンモニア水をエッチャントとして用いたウェットエッチングを行うことにより、電極形成領域に対応するアモルファスＡｌＮ薄膜の部分を除去して、ヘテロ構造層の上側表面内の電極形成領域を露出させる。 - 特許庁 - Thus, the electrode pattern 5 formed on the curved surface of the pad 1 becomes thicker in its peripheral part than at the central part, and when the peripheral part is transferred to the ridgeline of the electronic part 7, a seamless and continuous electrode can be formed even in the ridgeline.
これにより、パッド１の曲面に形成した電極パターン５は中央部より周辺部の方が厚くなり、その周辺部を電子部品７の稜線部に転写することで稜線部でも途切れのない連続した電極を形成することができる。 - 特許庁 - In fabrication of the array substrate for liquid crystal display device according to a new four-mask process, an island-like active layer is formed on the above part of a gate electrode and an opaque metal pattern of a small width is formed on one end of a transparent pixel electrode.
本発明は、新しい４マスク工程による液晶表示装置用アレイ基板の製作において、ゲート電極の上部に、アクティブ層をアイランド状で構成して、透明な画素電極の一端に不透明な金属パターンを小幅で構成することを特徴とする。 - 特許庁 - When causing display patterns 2, 3 to be emitted, a constant current is passed through display patterns as the object of light emission, by impressing a voltage between the positive electrode and negative electrode thereof, and at this time, divided positive electrodes of the same fixed display pattern (any one of 2A to 2E) are driven synchronously.
表示パターン２，３を発光する場合には、発光対象となる表示パターンの陽極と陰極との間に電圧を印加して定電流を流し、その際、同一の固定表示パターン（２Ａ〜２Ｅのいずれか）において分割された陽極は同期駆動する。 - 特許庁 - Finally, only the first terminal part 3 and the second terminal part 4 are exposed by forming a sealing film 11 of a third pattern in which the light emission area R is included and the first electrode part 3 and the second electrode part 4 are excluded, on the transparent substrate 5.
最後に、このような透明基板５上に発光領域Ｒを含み且つ第１端子部３及び第２端子部４を除く第３のパターンの封止膜１１を形成することにより、第１端子部３及び第２端子部４のみを露出させる。 - 特許庁 - To prevent a lower electrode layer surface from forming a natural oxide film and to promote growing of hemisphere crystal particles by controlling a silicon dangling bond on the surface of an amorphous silicon layer which was made dry etching by a lower electrode layer pattern to increase immigration of silicon and to grow hemisphere crystal particles.
半球形結晶粒子を有するキャパシタにおいて、下部電極層の表面に自然酸化膜が形成されないようにするとともに半球形結晶粒子の成長を増進させ得る半導体装置の製造方法を提供する。 - 特許庁 - A peripheral sacrifice layer 105 of a contact electrode 106 is removed by dry etching through a first opening part 108 with a second opening part 109 stopped up with resist pattern, thereby forming a space 110 partly on a lower electrode 103.
レジストパターンにより第２開口部１０９がふさがれた状態とし、第１開口部１０８を介したドライエッチングにより、接点電極１０６周辺の犠牲層１０５を除去し、下部電極１０３上の一部に空間１１０が形成された状態とする。 - 特許庁 - To provide a semiconductor device manufacturable when a method for patterning a semiconductor layer by a difference in level of a barrier plate pattern is applied to manufacturing of a bottom-gate/top-contact type organic TFT where a source electrode and a drain electrode are formed by using a printing method.
隔壁パターンの段差によって半導体層をパターニングする方法を、印刷法を用いてソース電極およびドレイン電極を形成するボトムゲート・トップコンタクト型の有機ＴＦＴの作製に適用して作製可能な半導体装置を提供する。 - 特許庁 - A 2nd grounding section 7 is arranged so as to surround an electrode terminal 11, connected to a solder ball 2 of the radio communication module provided on an upper face of a mother board 8, and the wiring pattern from the electrode terminal 11 is provided in the internal layer of the mother board 8.
マザーボード８の上面に設けられた無線通信モジュールの半田ボール２と接続する電極端子１１を囲むように第二のアース部７を設けるとともに、電極端子１１からの配線パターンをマザーボード８の内層に設けた構成を有している。 - 特許庁 - A polycrystalline silicon film is etched with a side wall 10 serving as a mask to form a gate electrode 13a relatively short in a gate length, and simultaneously the polycrystalline silicon film is etched with a resist pattern 12 serving as a mask to form a gate electrode 13b relatively long in a gate length.
サイドウォール１０をマスクとしてシリコン多結晶膜をエッチングし、ゲート長が相対的に短いゲート電極１３ａを形成し、同時にレジストパターン１２をマスクとしてシリコン多結晶膜をエッチングし、ゲート長が相対的に長いゲート電極１３ｂを形成する。 - 特許庁 - The organic EL layer 4 constitutes the display part that is formed as a predetermined pattern shape which corresponds to display contents, and the negative electrode 5 is formed at a region including this display part.
有機ＥＬ層４は、表示内容に応じた所定のパターン形状に形成された表示部を構成し、陰極５は、この表示部を包含する領域に形成されている。 - 特許庁 - To provide a photosensitive paste composition by which a fine pattern can be formed, and the amount of a noble metal material used can be reduced to allow the formation of an electrode which can be reduced in cost.
微細パターン形成が可能であり、かつ、貴金属材料の使用量が少なくでき、低コスト化が可能な電極を形成できる感光性ペースト組成物を提供する。 - 特許庁 - To provide a variable resistor for improving linearity characteristics by reducing a contact resistance to be generated in a boundary part between an electrode pattern surface and a slider.
電極パターン表面と摺動子との境界部分に発生する接触抵抗を低減してリニアリティ特性を向上させることのできる可変抵抗器を提供することを目的としている。 - 特許庁 - An insulating cover plate 13 is disposed so as to face the base plate 1, and a metallic pattern 15 is formed on the cover plate 13 so as to face at least one electrode.
ベース基板１と対向して絶縁カバー板１３が設けられるとともに、少なくとも１の電極に対向して絶縁カバー板１３に金属パターン１５が形成されている。 - 特許庁 - To provide a complex circuit substrate which adjusts the physical relationship between a dielectric substrate and a magnetic substrate of an element part formed by an electrode pattern into an optional relationship and is miniaturized.
電極パターンによって形成された素子部分の、誘電体基板と磁性体基板との位置関係を任意の関係に調整可能とし、小型化した複合回路基板を提供する。 - 特許庁 - The antenna terminal 21, the transmission terminal 22, and the reception terminal 23 are connected severally to the wave divider 61, on the periphery of the fourth electrode pattern 17a on the rear of the multilayer board.
多層基板の裏面側の第４電極パターン１７ａの周辺部上に、アンテナ端子２１、送信端子２２、受信端子２３を分波部６１にそれぞれ接続して設ける。 - 特許庁 - To provide an electrode structure of a semiconductor device, which is restrained from decreasing in manufacturing yield and capable of making a pattern recognition and a semiconductor laser device which is manufactured by the use of the same.
歩留りの低下を阻止することができて、しかもパターン認識できる半導体素子の電極構造およびそれを用いて作製された半導体レーザ素子を提供する。 - 特許庁 - To enable the surface of a semiconductor chip to be totally and fully flattened, to form a second wiring into a fine pattern, and to prevent an electric short circuit from occurring between the second wiring and a plate electrode.
半導体チップ表面をグローバルに完全に平坦化し、第２配線の微細なパターニングを可能とし、第２配線とプレート電極間電気的なショートの発生の危険をなくす。 - 特許庁 - On an interlayer insulating film 25 of a position under the bonding pads 3, a crack detection pattern 5 including a crack detection electrode is formed through the interlayer insulating film 27.
ボンディング用パッド３の下の位置の層間絶縁膜２５上に、層間絶縁膜２７を介在してクラック検出用電極を含むクラック検出用パターン５が形成されている。 - 特許庁 - The lower part of a pixel electrode 11 is bonded with a parasitic capacitance compensation pattern 2, which is provided near the gate wire 3 via a contact hole 23 formed on the gate insulating film 6.
画素電極１１の下辺部は、ゲート線３の近傍に設けられた寄生容量補償用パターン２２に、ゲート絶縁膜６に形成されたコンタクトホール２３を介して接続されている。 - 特許庁 - To provide a surface mounting antenna capable of suppressing dispersion in a resonance frequency on the occurrence of printing deviation of an electrode pattern, and reducing the labor and time for adjusting frequency.
電極パターンの印刷ズレが生じた場合の共振周波数のばらつが抑制され、周波数調整の手間が軽減される表面実装型アンテナを提供することを目的とする。 - 特許庁 - A wiring film 24 is formed in predetermined pattern on the SiO_2 film 23 and brought into contact with the reverse surface of the surface electrode 15 through the perforated hole 31 in the through hole 14.
配線膜２４は、ＳｉＯ_2膜２３上に所定パターンで形成されると共に、貫通孔１４の内部で透孔３１を介して表面電極１５の裏面に接触せしめられている。 - 特許庁 - On a substrate provided with a capacitor lower part interlayer insulation film 1 and a plug 3, a line pattern by an electrode forming material 6 which reaches the plug 3 is formed by using a damascene process.
まずキャパシタ下部層間絶縁膜１およびプラグ３を備える基板上に、ダマシンプロセスを用いてプラグ３まで達する電極形成材料６によるラインパターンを形成する。 - 特許庁 - To provide a semiconductor light-emitting device capable of preventing a resin-based adhesive from being peeled from a first electrode pattern caused by a high-temperature environment such as heat during the reflow.
リフロー時の熱等の高温環境により、第１の電極パターンから樹脂を基材とした接着剤が剥離するのを防止することの可能な半導体発光装置を提供する。 - 特許庁 - To provide a structure and a method for manufacture and inspection for suppressing product failure and degradation in product quality caused by a dummy electrode pattern in an electrooptical device.
電気光学装置におけるダミー電極パターンに起因する製品不良や製品品位低下を抑制することのできる構造及び製造方法並びに検査方法を提供する。 - 特許庁 - On an anode electrode 8, a thin phosphor layer 9 formed in a shape of display pattern equivalent to the background and the first luminous display part A with a prescribed opening, are formed.
陽極電極８上には、背景相当の表示パタン形状に薄膜の蛍光体膜９が形成され、所定開口を有した第１発光表示部Ａが設けられる。 - 特許庁 - The electrode of the piezoelectric ceramic is connected directly to the pattern of the printed wiring board surface, by soldering or a conductive member so as to be an electric contact and to fix the piezoelectric ceramic, as well.
また、圧電セラミックの電極とプリント配線基板表面のパターンを半田或いは導電性部材により直接接続して、電気的接点とすると共に圧電セラミックの固定も兼ねる。 - 特許庁 - An insulation base board 22 is installed confronting the back face electrodes 14a-14d, and an electricity conducting means such as a conductor pattern 24 or through-hole is provided for generating connection with the electrode connection part of each set.
背面電極１４ａ〜１４ｄに対面して絶縁基板２２を設け、各組毎の電極接続部に接続する導体パターン２４やスルーホール等の導電手段を備える。 - 特許庁 - To provide a conductive laminate which can make fine a pattern which is formed by chemical etching when the conductive laminate is processed and formed into an electrode member used in a touch panel etc.
導電積層体をタッチパネル等に使用する電極部材に加工形成する際のケミカルエッチングにより形成するパターンの微細化が可能な導電積層体を提供する - 特許庁 - To provide radiation sensitive resin composition, giving a resin film having excellent contactness to various kinds of materials, high heat resistance, ITO electrode processability, and excellent pattern processability.
種々の材料に対する密着性に優れ、高い耐熱性を有し、ＩＴＯ電極加工性、及びパターン加工性に優れた樹脂膜を与える感放射線性樹脂組成物を提供する。 - 特許庁 - The electrostatic sensor 12 is provided forming an electrode pattern 14 in a loop-shape symmetrical on the right-left across the center line 2 of linearly extending in the vehicle longitudinal direction in a seat part seat.
座部シートにおける車両前後方向に直線に延びる中心線２を挟む左右で対称なループ形状の電極パターン１４が形成された静電センサ１２を備える。 - 特許庁 - The metal-containing film such as a decoration film, an electrode and a wiring pattern can be produced by printing or coating the metal ink on a substrate before heat-treating it at a temperature of ≤200°C.
前記の金属インキを基材に印刷又は塗装した後、２００℃以下の温度で加熱処理して、装飾膜、電極、配線パターン等の金属含有膜を製造することができる。 - 特許庁 - To accurately detect electrocardiographic wave pattern induced in a region on which no spot electrode is attached where a plurality of spot electrodes are mounted on a surface region of a subject's body to be detected of cardiac potential.
心電位検出体表面領域に複数のスポット電極を装着して、スポット電極を付着しない部分に誘導される心電波形を正確に検出する。 - 特許庁 - To provide an MIM capacitive element with high precision by forming a metallic film pattern for an upper electrode for specifying the capacitance of an MIM capacitor with high accuracy so as to suppress dispersion in the capacitance.
ＭＩＭ容量の容量を規定する上部電極用金属膜パターンを精度よく形成し、容量値のバラツキを抑え、高精度なＭＩＭ容量素子を提供する。 - 特許庁 - A power module is equipped with an insulating substrate 4 which has a heat sink 2 bonded to one face and also has a circuit pattern made on the other face by an electrode layer 6.
パワーモジュールは、一方の面上に接着されたヒートシンク２を有するとともに、他方の面上に電極層６により形成された回路パターンを有する絶縁基板４を備える。 - 特許庁 - A width of a hole section corresponding to the electrode pattern in a printing plate is corrected so as to eliminate the irregular distribution based on the measured result, and then the printing of the electrodes is executed.
そして、前記測定結果に応じて、前記不均一を解消するように製版における電極パターンに対応する孔部の幅の修正を行い、電極の印刷を行う。 - 特許庁 - To stabilize the operation of a circuit formed on a printed wiring board in the printed wiring board with a conductor pattern to be connected with an electrode terminal provided in an inner layer of a card edge.
電極端子に接続される導体パターンがカードエッジの内層に設けられているプリント配線板において、該プリント配線板に形成される回路の動作を安定させる。 - 特許庁 - The method for forming the T-shape gate electrode comprises the steps of forming a first photoresist pattern having a first opening 35b including a tapered sidewall, and coating a first metal layer 36 having Schottky characteristics thereon.
テーパー状側壁を有する第１の開口部３５ｂを設けた第１のフォトレジストパターンを形成し、その上にショットキ特性を有する第１の金属層３６を被着する。 - 特許庁 - At this point, an element pattern where the ion implantation stop film 7 is formed at the lower part of a memory cell is formed to a gate electrode wiring or the diffusion layer in a self-aligned manner.
ここで、上記のイオン注入阻止膜がメモリセルの下層部に形成された素子パターン例えばゲート電極配線あるいは上記の拡散層に対してセルフアラインに形成される。 - 特許庁 - The CSP 10 has a structure where the electrode pads of a semiconductor chip 11 not shown are led to the prescribed external terminals 13 through the intermediary of a pattern of bumps BMP and an interposer 12.
ＣＳＰ１０は、半導体チップ１１の図示しない電極パッド部がバンプＢＭＰ及びインターポーザ１２のパターンを介して所定の外部端子１３に導かれる構成である。 - 特許庁 - To provide a photoresist composition having excellent characteristics in sensitivity, resolution, heat resistance, etc., in a lithography process when an electrode pattern of a semiconductor or a thin panel display is produced.
半導体や薄型パネルディスプレイの電極パターンを製造する際のリソグラフィー工程において、感度、解像度、耐熱性など優れた特徴をもつフォトレジスト組成物を提供する。 - 特許庁 - The gate insulating film is locally formed thick in a first portion pinched in between the layers of a peripheral region of the insular flat pattern of the semiconductor film and of the gate electrode.
ゲート絶縁膜は、半導体膜における島状の平面パターンの周辺領域とゲート電極との層間に挟持される第１部分において、局所的に厚く形成されている。 - 特許庁 - The first electrode 101 on the upper pedestal 100 is connected to Vdd (+3 V) or GND (0 V) of a battery 35 through a lead wire 300 and a power pattern on a substrate 80.
そして、上台座１００の第１電極１０１は、リード線３００及び基板８０上の電源パターンを介して電池３５のＶｄｄ（＋３Ｖ）又はＧＮＤ（０Ｖ）に接続されている。 - 特許庁 - Each print coil 21-26 has the same winding number, winding direction and electrode arrangement and is constituted so that a position of the pattern center becomes substantially the same as a view from the thickness direction of the board.
プリントコイル２１〜２６は，巻回数，巻回方向，電極の配置が等しく，基板の厚さ方向からみてパターン中心の位置が略同一になるように構成されている。 - 特許庁 - In addition, the pattern of the second impurity area 62 ends in an area governed by the final electrode 64 of a plurality of vertical transfer electrodes which is the nearest to the horizontal transfer channel 30.
また、第２不純物領域６２のパターンが、複数の垂直転送電極のうち最も水平転送チャネル３０寄りの最終電極６４が支配する領域で終端している。 - 特許庁 - Furthermore, when a sealant 203 is injected into the jointing part of a projection electrode 108 to a signal wire 105, it will not infiltrate into the circuit pattern region 109b.
また、封止材２０３を突起電極１０８と第２の信号用配線１０５との接合部分に注入するときに回路パターン領域１０９ｂ上に侵入することもない。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
