「pattern on pattern」を含む例文一覧(29426)

<前へ 1 2 .... 536 537 538 539 540 541 542 543 544 .... 588 589 次へ>
  • The image forming apparatus 1 for forming a toner image by adhering toner to an electrostatic latent image formed on an image carrier 11, 31 includes an optical sensor 61 which detects a toner adhesion quantity on a toner image that is a reference pattern formed on the image carrier 11, 31 for detecting the toner adhesion quantity, and an ultrasonic vibration generator 63 which vibrates the optical sensor 61.
    像担持体11、31に形成した静電潜像にトナーを付着させてトナー像を形成する画像形成装置1において、トナー付着量を検知するために像担持体11、31上に形成される基準パターンとなるトナー像のトナー付着量を検知する光学センサー61を有し、かつ、その光学センサー61を振動させる超音波振動発生装置63を有する。 - 特許庁
  • A photomask includes a substrate, a film part provided on the principal plane of the substrate and having light transmissivity lower than light transmissivity of the substrate, a pattern provided on the film part and transferred to a transferred body, and a detection mark which is provided on the film part and suppresses the intensity of transmitted light so as to suppress a transfer to the transferred body.
    実施形態に係るフォトマスクは、基板と、前記基板の主面に設けられ、前記基板の光の透過率よりも低い光の透過率を有する膜部と、前記膜部に設けられ、被転写体に転写されるパターンと、前記膜部に設けられ、前記被転写体への転写が抑制されるように透過光の強度が抑制された検出マークと、を備えている。 - 特許庁
  • To provide a device for automatically controlling a train and a method for automatically controlling a train improving system maintenability and reducing a running cost by an on-train device controlling train traveling speed based on a speed control pattern calculated by the on-train device from a speed control table transmitted to each track circuit by a ground device.
    本発明の課題は、地上装置が各軌道回路に伝送する速度制御テーブルにより列車の車上装置が演算した速度制御パターンに基づいて、当該車上装置が列車の走行速度を制御することでシステムの保守性の向上をはかり運用コストを低減する自動列車制御装置及び自動列車制御方法を提供することである。 - 特許庁
  • The objective for an optical pickup device corrects an on-axis spherical aberration variation quantity due to ambient temperature variation by a base surface (included surface with diffraction pattern) and corrects a spherical aberration by a diffracting surface provided on at least one surface to suppress variation in on-axis spherical aberration due to refractive index variation accompanying temperature variation as a defect of a resin-made lens.
    光ピックアップ装置用対物レンズにおいて、ベース面(回折パターンの包絡面)で、環境温度変化による軸上球面収差変化量を補正したとともに、少なくとも1面に設けた回折面で、球面収差を補正することによって、樹脂製レンズの欠点である温度変動に伴う屈折率変化に起因する軸上球面収差の変化を抑えることができる。 - 特許庁
  • The induction heating cooker 1 is provided with the top plate 2 formed of crystallized glass with a pattern 7 formed on an upper surface, and an induction heating means 3 beneath the top plate 2, and is further provided with a transparent antifouling layer 6 mainly containing a fluorine compound only on a part positioned on an upper surface side of the top plate 2 and above the induction heating means 3.
    絵柄7が上面に形成された結晶化ガラスからなるトッププレ−ト2と、前記トッププレ−ト2下方に誘導加熱手段3とを備え、前記トッププレ−ト2の上面側であって前記誘導加熱手段3の上方部に位置する部分のみにフッ素系化合物を主成分とする透明な防汚層6を設けた誘導加熱調理器1とする。 - 特許庁
  • The alignment-treated substrate for the ferroelectric liquid crystal is characteristically provided with: a substrate; an electrode layer formed on the substrate; a stripe shaped wettability changing pattern which is formed on the electrode layer and has alternately arranged lyophilic regions and lyophobic regions; and an alignment layer formed on the lyophilic regions.
    本発明は、基材と、上記基材上に形成された電極層と、上記電極層上に形成され、ストライプ状の親液性領域および撥液性領域が交互に配列された濡れ性変化パターンと、上記親液性領域上に形成された配向膜とを有することを特徴とする強誘電性液晶用配向処理基板を提供することにより、上記目的を達成する。 - 特許庁
  • The semiconductor device comprises a semiconductor chip 30 mounted on a flexible printed wiring board 20 having a wiring pattern 21 formed by patterning a conductor layer 11 deposited at least on one side of an insulating layer 12 and mounting the semiconductor chip and provided with a release layer 13 on the side of the insulating layer 12 opposite to the side mounting the semiconductor chip.
    絶縁層12の少なくとも一方面に積層された導体層11をパターニングして形成されると共に半導体チップが実装される配線パターン21を有すると共に前記絶縁層12の半導体チップが実装される側とは反対側の面上に離型層13が設けられているフレキシブルプリント配線板20上に、半導体チップ30を実装した半導体装置である。 - 特許庁
  • Wiring 16 pulled out from a land 20 of circuit GND arranged in a position on an outer side of an FG pattern for rotary speed detection 14, which is integrally formed with a speed control circuit and is circularly formed on one side on a circuit board 13 mounting the speed control circuit, is electrically connected to a fitting board 11 becoming frame GND by a fixing screw 19.
    速度制御回路と一体に形成され、前記速度制御回路を実装する回路基板13上の一面側に円環状に形成された回転速度検出用のFGパターン14の外側の位置に設けられた回路GNDのランド20から引き出した配線16を固定ネジ19でフレームGNDとなる取り付け板11と電気的に接続する。 - 特許庁
  • A hydrophobic mask layer 13 having water wettability lower than that of a conductive surface 12a is formed in at least a part on the conductive surface 12a of a substrate 12, a metal oxide is electrolytically deposited on the conductive surface 12a by an electrolytic deposition method, the metal oxide deposited on the hydrophobic mask layer 13 is removed to form a pattern of a metal oxide layer 14.
    基体12の導電性表面12a上の少なくとも一部に、水の濡れ性が導電性表面12aよりも低い疎水性マスク層13を形成し、電解析出法により、導電性表面12a上に金属酸化物を電解析出させるとともに、疎水性マスク層13上に析出した金属酸化物を除去して、金属酸化物層14をパターン形成する。 - 特許庁
  • The semiconductor device is configured, such that a metal wiring formed in a predetermined wiring pattern on an insulating film 20, formed on a circuit layer 10 on which a semiconductor circuit is formed, includes a plurality of divided wiring 34A-34D divided to a predetermined length having back-flow effects, and barrier metals 36 are formed between divided metal wiring, respectively.
    半導体素子は、半導体回路が形成された回路層10上に形成された絶縁膜20上に予め定めた配線パターンで形成された金属配線が、バックフロー効果を有する予め定めた長さに分割された複数の分割配線34A〜34Dから成り、かつ、各分割金属配線間にバリアメタル36が形成された構成となっている。 - 特許庁
  • The printed circuit board 10 includes an insulating substrate 11, circuit patterns 12 formed on the insulating substrate, and connection terminal patterns 13 connected to the circuit patterns and formed at a connection 14 on the insulating substrate, wherein a reinforcing pattern 15 made of the same material with the connection terminal patterns is formed between the connection terminal patterns on the insulating substrate.
    絶縁基板11と、前記絶縁基板上に形成された回路パターン12と、前記回路パターンに接続され前記絶縁基板上の接続部14に形成された接続端子パターン13と、を備えるプリント配線基板10において、前記接続端子パターンと同材質の補強パターン15が、前記絶縁基板上の当該接続端子パターンの間に形成されている。 - 特許庁
  • This production method includes processes of: plate-making first and second photosensitive layers 52a, 52b laminated on both sides of a laminated body 50 having a base material film 32, first and second electroconductive layers 40, 45 laminated on both sides of the base material film, and a light shielding layer laminated on the electroconductive layer; and thereafter etching the light shielding layer and the electroconductive layer to pattern them.
    製造方法は、基材フィルム32と、基材フィルムの両側に積層された第1および第2の導電層40,45と、導電層上に積層された遮光層と、を有する積層体50の両側に積層された第1および第2の感光層52a,52bを製版する工程と、その後、遮光層および導電層をエッチングしてパターニングする工程と、を含む。 - 特許庁
  • The plurality of connection terminals 41 are integrally held on a resin terminal block 4 at a predetermined pitch, a terminal block is mounted on a first mounting surface 21 or a second mounting surface 22 of a circuit board 2, a first end 41a is mated with a through-hole 23 of the circuit board 2 and is soldered to a wiring pattern formed on the first mounting surface 21 or the second mounting surface 22.
    複数の接続端子41を、所定のピッチで樹脂製の端子ブロック4に一体的に保持し、端子ブロックを回路基板2の第1実装面21又は第2実装面22に実装すると共に、第1端部41aを回路基板2の貫通穴23に嵌合させ、第1実装面21又は第2実装面22に形成された配線パターンにはんだ付けする。 - 特許庁
  • When the presence of an obstacle is determined, the reception power of received waves is acquired at a predetermined control period and taken as reception power time-series data and compared with a threshold range pattern preset on the basis of the phase interference of wave motion dependent on the height of the object from a road to determine whether the object is an object on the road or not at a secondary determination module 54.
    対象物が有ると判断されると受信波の受信パワーを予め定めた制御周期で取得して受信パワー時系列データとし、これを対象物の路上からの高さに依存する波動の位相干渉に基づいて予め設定された閾値範囲パターンと比較して、対象物が路上障害物が否かの判断を2次判断モジュール54において行う。 - 特許庁
  • The reticle 2 is usable for EUV aligners and comprises a low expansion glass substrate 20, a multilayer film ML formed on the upside of the glass substrate 20 for reflecting EUV rays, an absorptive layer AL having an exposure pattern formed on the multilayer film ML and a conductive film CL formed on the downside of the glass substrate.
    本発明に係るレチクルは、EUV露光装置に用いるレチクル2であって、低膨張ガラス基板20と、このガラス基板20の上面に形成された、EUV光を反射するための多層膜MLと、この多層膜上に形成された、露光パタンを有する吸収層ALと、低膨張ガラス基板の下面に形成された導電性の膜CLと、を具備するものである。 - 特許庁
  • The surface of a metal plate 1 is covered with a colored film 4 with a thermoplastic resin layer 5, an ink receiving layer 6 provided on this thermoplastic resin layer 5 and a colored material provided on this ink receiving layer 6 and forming a colored pattern and the thermoplastic resin layer 5 is heat-fused on the metal plate 1 by heating the metal plate 1 and the colored film 4.
    熱可塑性樹脂層5と、この熱可塑性樹脂層5上に設けられているインク受容層6と、このインク受容層6に設けられ着色模様を形成している着色材7とを有する着色フィルム4を金属板1の表面に被覆し、金属板1と着色フィルム4を加熱することにより、熱可塑性樹脂層5を金属板1上に熱融着させた。 - 特許庁
  • To provide a method for forming bump electrodes required at the time of mounting a semiconductor chip on a circuit board by facedown mounting, in which the bump electrodes can be formed accurately on an electrode pattern formed on the circuit board without requiring a highly accurate mask or a process hard to implement even in the case of fine pitch.
    フェースダウン実装工法により、半導体チップを回路基板に実装するような場合に必要な突起電極の形成に際して、狭ピッチにおいても高精度のマスクや実現が困難なプロセスを必要とすることなく、突起電極を回路基板上の電極パターン上に精度よく形成することができる半導体実装用基板における突起電極形成方法を提供すること。 - 特許庁
  • The pixel pattern comprises: a rectangular substrate having long sides and short sides; barrier walls formed on the substrate; a frame part which is formed on the most periphery of the substrate and is connected with the barrier walls; and the pixels formed on regions partitioned by the barrier walls, wherein at least pixels other than three pixels from the edge part in contact with the frame part are flat.
    長辺及び短辺を有する矩形基板と、前記基板上に形成された隔壁と、前記基板の最外周に形成された、前記隔壁に連結する額縁部と、前記隔壁により仕切られた領域に形成された画素とを具備する画素パターンにおいて、少なくとも額縁部に接する端部の画素から3画素以内の画素を除く画素が平坦であることを特徴とする。 - 特許庁
  • This manufacturing method for a microstructure array includes the processes of: forming an insulating layer 3 on a conductive portion 2 of a substrate 1, forming an opening 4 having a periodic repetitive array pattern on the insulating layer 3, and forming an electrodeposition layer 7 on the opening 4 and the insulating layer 3 through the opening 4 by the electrodeposition of the conductive portion 2 as a negative or positive electrode.
    マイクロ構造体アレイの作製方法は、基板1の導電性部2上に絶縁層3を形成する工程、絶縁層3に周期的な繰り返し配列パターンを有する開口部4を形成する工程、導電性部2を陰極ないし陽極として電着により開口部4を通じて開口部4及び絶縁層3上に電着層7を形成する工程を有する。 - 特許庁
  • The method of forming the via includes a step of applying conductive ink on a desired position on a surface of a wiring pattern 12 provided on a substrate 11 by a non-contact printing method such as an ink jet or dispenser method, thereby forming the via 13 having a protrusion 13a around its periphery to obtain a cross section including the periphery protruding more than the center.
    基板11上に設けられた配線パターン12の表面の所望の箇所に、インクジェット法またはディスペンサー法等の非接触方式の印刷方法により、導電性インクを塗布することで、中央部よりも周縁部が突出した断面形状となるように、周縁部に突出部13aを有するヴィア13を形成するヴィアの形成方法である。 - 特許庁
  • In the image forming device, in addition to an image forming operation of transferring the toner image on the image carrier 1 on to the intermediate transfer body 6 by the transfer bias of transfer means 6a and 6b, the image forming process adjusting operation is executed by forming the toner pattern on the image carrier 1.
    像担持体1上のトナー画像を、転写手段6a,6bの転写バイアスにより中間転写体6上へ転写する画像形作以外に、像担持体1上にトナーパターンを形成して作像プロセス調整を行う画像形成装置において、上記トナーパターンを中間転写体に転写しないように転写手段6a,6bの転写バイアスを0ボルトに切り換える構成である。 - 特許庁
  • A manufacturing method of an alloy wiring board includes steps of forming a first wiring layer, by printing ink containing a first metal particle on a substrate, corresponding to a circuit pattern; laminating a second wiring layer on the first wiring layer, by printing the ink containing a second metal particle on the substrate; and (c) sintering the first wiring layer and the second wiring layer.
    本発明の 合金配線基板製造方法は、回路パターンに対応して基板上に第1金属粒子を含むインクを印刷して第1配線層を形成する段階と、基板上に第2金属粒子を含むインクを印刷して第1配線層上に第2配線層を積層する段階と、(c)第1配線層及び第2配線層をシンタリングする段階とを含む。 - 特許庁
  • When a fluorine based solvent, i.e., HFE (hydrofluoroether), is supplied from a nozzle 50 for ejecting a drying agent while rotating a cleaned substrate W held on a rotor 30, pure water on the substrate W is shaken off by a centrifugal force and the HFE evaporates quickly together with water drops entering a fine pattern formed on the substrate W.
    洗浄処理の終了した基板Wを、ローター30に保持して回転させながら、乾燥剤吐出ノズル50からフッ素系溶剤であるHFE(ハイドロフルオロエーテル)を供給することにより、基板W上の純水は、回転による遠心力によって振り切られ、HFEは基板W上に形成された微細パターン内部に入り込んだ水滴とともに速やかに蒸発する。 - 特許庁
  • The etching method comprises the steps of: forming a resist 10 on the surface of a masking material 9 layered on an electroconductive foil 11 of a material to be etched; forming a pattern on the resist 10; etching the masking material 9 by using the resist 10 as a mask; removing the resist 10; and etching the electroconductive foil 11 of the material to be etched, through the masking material 9.
    本実施の形態のエッチング方法は、被エッチング材である導電箔11に積層されたマスク材9の表面にレジスト10を形成する工程と、レジスト10をパターニングする工程と、レジスト10をマスクとして用いてマスク材9をエッチングする工程と、レジスト10を除去する工程と、マスク材9を介して被エッチング材である導電箔11をエッチングする工程とを含む。 - 特許庁
  • The manufacturing method for the solar cell has a process in which the power generation layer 102 is formed on the first surface of the polycrystalline semiconductor substrate 101, a pattern by a growth preventive film 103 is formed on the surface of the layer 102, and a texture structure is formed by selectively growing a semiconductor layer 105 on the surface of the layer 102 in an epitaxial manner by a liquid-phase growth method.
    多結晶半導体基板101の第一の表面に発電層102を形成し、該発電層102表面上に成長阻止膜103によるパターンを形成し、該発電層102表面上に液相成長法にて半導体層105を選択的にエピタキシャル成長することによりテクスチャ構造を形成する工程を有する太陽電池の製造方法。 - 特許庁
  • A non-chlorine type decorative sheet is constituted by providing a primer layer 3 for bonding a base material sheet on the rear surface of the base material sheet comprising a polyolefinic resin sheet 2 and providing a decorative layer 6 consisting of a solid printing layer 4 and a pattern printing layer 5 on the surface of the polyolefinic resin sheet 2 and further providing a curable resin layer 7 on the surface of the decorative layer.
    ポリオレフィン系樹脂シート2からなる基材シートの裏面側に基材接着用プライマー層3が設けられ、上記ポリオレフィン系樹脂シート2の表面側にベタ印刷層4及び絵柄印刷層5などからなる装飾層6が設けら、さらに装飾層の表面に硬化型樹脂層7が設けられて非塩素系化粧シート1が構成される。 - 特許庁
  • A rasterizer module 2013 outputs layout data in which the range of cutting out in image data, the variable magnification of image data and the printing area of the image data on a printing medium are laid out in a manner that makes them the same between image data equal in size on the basis of printing medium information and layout pattern information and generates printing data on the basis of the layout data.
    ラスタライザモジュール2013は、印刷媒体情報および割り付けパターン情報を基に、画像データにおける切り出し範囲と、画像データの変倍率と、画像データの印刷媒体上の印刷面積とが画像サイズの等しい画像データ間において同様となるように割り付けた割り付けデータを出力して、その割り付けデータに基づき印刷データを生成する。 - 特許庁
  • To solve the problems, in a method where a mask is provided on a substrate, and a transparent conductive film is pattern-formed on the substrate by a sputtering process, that, since the energy of particles made incident on the substrate is the extremely high one of about 600 eV, the particles infiltrate into the substrate, and the atoms composing the substrate are beaten out or defects are occurred in the substrate.
    基板上にマスクを設け、スパッタリング法により基板上に透明導電膜をパターン形成する透明導電膜形成方法において、基板に入射する粒子のエネルギーは600eV程度と非常に高く、粒子が基板内に入り込んだり、基板を構成する原子が叩き出されたり、あるいは基板に欠陥を発生させるといった問題が発生する。 - 特許庁
  • The color filter has a base material, a plurality of color layers formed on the base material in a pattern shape, layers for patterning formed on the color layers and/or boundary regions between the color layers and used for forming spacer parts and the spacer parts formed on the layers for patterning.
    上記目的を達成するために、本発明は、基材と、前記基材上にパターン状に、かつ複数形成された着色層と、前記着色層上および/または前記着色層どうしの境界領域上に形成され、スペーサ部を形成するために用いられるパターニング用層と、前記パターニング用層上に形成された前記スペーサ部とを有することを特徴とするカラーフィルタを提供する。 - 特許庁
  • The manufacturing method of the semiconductor package 1 includes: forming the adhesive layer on the resin contact surface of the electrode pattern exposed on the divided end surface after the semiconductor chip 4 is mounted on the substrate 2, sealing the whole surface of the substrate mounting surface including the group of the semiconductor chips with resin, and dividing the substrate into individual semiconductor packages after the sealing resin 6 is cured.
    この半導体パッケージ1の製造方法は、半導体チップ4を基板2に実装した後に、分割端面に露出する電極パターンの樹脂接触面に接着層を形成し、次いでこれら半導体チップ群を含む基板実装面の全面を樹脂封止し、この封止樹脂6の硬化を待って、個別に分割して製造することを特徴とする。 - 特許庁
  • This testing method comprises a step to irradiate light on surface of the display panel and photograph the above display panel for obtaining the first image, a step to irradiate light on surface of the above display panel with pattern impressed on the display panel for obtaining the second image, and a step to compare the first image with the second image for determining whether the display panel is defective.
    ディスプレーパネルの表面に光を照射し、前記ディスプレーパネルを撮影して第1画像を得る段階と;前記ディスプレーパネルにパターンを印加した状態で前記ディスプレーパネルに光を照射し、前記ディスプレーパネルを撮影して第2画像を得る段階と;前記第1画像と前記第2画像を比較し、前記ディスプレーパネルが不良であるか否かを判断する段階とを含む。 - 特許庁
  • A manufacturing method of a semiconductor device comprises the steps of: depositing an SiO_2 film 3 on a substrate 1 on which a wiring pattern 2 is formed; applying an SOG film 4 on the SiO_2 film 3; and by a chemical mechanical polishing method, polishing the SOG film 4 by using cerium oxide and slurry containing at least one or more kinds of cationic surfactants.
    配線パターン2が形成された基板1上にSiO_2膜3を堆積する堆積工程と,SiO_2膜3上にSOG膜4を塗布する塗布工程と,SOG膜4を酸化セリウムおよび少なくとも一種類以上のカチオン性界面活性剤を含むスラリーを用いて化学的機械的研磨法により研磨する研磨工程と,を有する半導体装置の製造方法である。 - 特許庁
  • The transfer sheet 1 includes: a base sheet 2 having smoothness; a metal thin film layer 3 formed on the partial or entire base sheet so as to reflect the smoothness of the base sheet; the transparent conductive film layer 4 formed on the metal thin film layer and containing the graphene as the main component; and a routing circuit pattern layer 5 formed on a part of the transparent conductive film layer.
    平滑性を備える基体シート2と、前記基体シートの平滑性を反映するように基体シートの上に部分的又は全面に形成される金属薄膜層3と、前記金属薄膜層の上に形成されグラフェンを主成分とする透明導電膜層4と、前記透明導電膜層の一部上に形成される引き回し回路パターン層5と、を備える転写シート1。 - 特許庁
  • This Gatch bed is so constituted that, when the bed floor part 1 is vertically moved from the attitude deviated from a reference set attitude based on the preset operation pattern, a control part 7 performs first and second correcting operation controls in the vertical movement direction based on a command to return the floor part 1 to the reference set attitude, and then performs the drive control based on the set operation control.
    ベッド床部1が予め設定された作動パターンに基づく基準設定姿勢から逸脱している姿勢から上下作動を行う場合、制御部7は、指令に基づく上下作動の作動方向で第一、第二の補正作動制御を実行して、床部1を基準設定姿勢に復帰させ、その後、設定作動制御に基づく駆動制御を実行するように構成する。 - 特許庁
  • This semiconductor capacitance element has a structure, where an upper electrode 104 is formed on a lower electrode 102 at the center thereof where is not overlapped on the peripheral portion of the lower electrode 102 and that a residue pattern 105 consisting of the upper electrode forming film is provided separated from the upper electrode 104 on the peripheral portion of the lower electrode 102, overlapping with the peripheral portion of the lower electrode 102.
    下部電極102上で、かつ下部電極102の周辺部とオーバーラップしない下部電極102の中央部上に上部電極104を有し、また、下部電極102の周辺部とオーバーラップする下部電極102の周辺部上に、上部電極104とは分離して、上部電極形成膜からなる残さ防止パターン105を有した構造とする。 - 特許庁
  • A controller 30 conducts the sampling of a supply capacity of the article 1 on the article supply conveyor 3 using a detector 20, extracts the maximum value of the supply capacity of the article 1 based on the sampling data, and adjusts the treating capacity of the article 1 on the alignment conveyor 2 using an established value of the operation pattern suitable for the maximum value.
    そして、制御装置30が、検出手段20を用いて物品供給コンベア3での物品1の供給能力のサンプリングを行い、このサンプリングデータに基づいて物品1の供給能力の最大値を抽出し、この最大値に適合する運転パターンの設定値を用いて整列コンベア2での物品1の処理能力を調整する方法である。 - 特許庁
  • On one surface of an insulating resin board 1, the package has adhesion-reinforced parts 4 provided at least at lands 2a, 2b for mounting electronic components, a wiring pattern 2 having conductive resin lands 2a, 2b provided on the adhesion-reinforced parts 4, and electronic components 3 mounted through connecting electrodes 5a, 5b formed on the lands 2a, 2b.
    絶縁性樹脂基板1の一方の面に、電子部品が実装される少なくともランド部2a、2bの位置に設けられた接着力補強部4と、接着力補強部4の上に設けられた導電性樹脂からなるランド部2a、2bを有する配線パターン2と、ランド部2a、2bに形成された接続電極部5a、5bを介して実装された電子部品3と、を有して構成される。 - 特許庁
  • In the resin sealing semiconductor device 1 in a form in the operation, a semiconductor bare chip 6 coated with an epoxy resin 9, and a surface mounting part 8 such as a chip capacitor; a chip resistor or the like are mounted on a specified wiring pattern on a glass epoxy board 10, and the packaging resin 12 for an insulation protection is formed on a lead terminal 13 and the board containing these parts.
    本実施の形態における樹脂封止型半導体装置1は、エポキシ樹脂9で覆われた半導体ベアチップ6、チップコンデンサやチップ抵抗などの表面実装部品8がガラスエポキシ基板10上の所定の配線パターン上に実装されていて、リード端子13およびこれらの部品を含む基板上に絶縁保護用の外装樹脂12が設けられている。 - 特許庁
  • This train control device generates the speed check pattern on the basis of prescribed information constantly obtained from an aboveground side, performs train control by using the generated speed check pattern, and corrects the generated speed check pattern on the basis of the prescribed information from an aboveground element.
    地上側から常時入手する所定の情報に基づいて速度照査パターンを生成し、その生成された速度照査パターンを用いて列車制御を行うとともに、地上子からの所定の位置情報に基づいてその生成された速度照査パターンを補正する列車制御装置において、前記列車の運転開始に伴う立上時に前記地上側から所定の情報を入手したときに、その入手した所定の情報に基づいて自列車の在線する軌道回路を検出する検出手段と、検出された軌道回路の列車進行方向側の次の軌道回路の進入位置に自列車の先頭が位置しているとして仮りの速度照査パターンを生成する生成手段と、生成された仮りの速度照査パターンを用いて前記地上子までの間の列車制御を行う制御手段とを有することを特徴とする。 - 特許庁
  • The method for manufacturing the mold structure includes a transfer step to press the projecting and recessing pattern side of a master disk against an imprint resist layer formed on one surface of a substrate to be worked and composed of an electron beam resist so as to transfer the projecting and recessing pattern to the imprint resist layer.
    原盤の凹凸パターン側を、被加工基板の一方の表面に形成された電子線レジストからなるインプリントレジスト層に押し付け、凹凸パターンをインプリントレジスト層に転写する転写工程を含み、凹凸パターンにおける1ビットの面積Sbitと、1ビットの4つの角部に前記電子線レジストが到達していない欠け部の面積Schipとの比率〔(Schip/Sbit)×100)〕が2%以上である場合には、原盤における1ビットの角部の形状を変化させるモールド構造体の製造方法である。 - 特許庁
  • In the process of forming the condenser lens, when a resist pattern is transferred on a lens base for forming the lens, an etching selectivity between the resist pattern and the lens base is adjusted, thereby patterning the lens base so as to have a desired curvature.
    半導体基板上に、光電変換部と前記光電変換部で生成された電荷を転送する電荷転送部とを備えた撮像部を形成する工程と、前記撮像部上に、平坦化膜を介して形成された集光レンズを形成する工程とを具備した固体撮像素子の製造方法において、集光レンズを形成する工程が、レンズを形成するためのレンズ基体にレジストパターンを転写するに際し、レジストパターンとレンズ基体とのエッチング選択比を調整することにより、レンズ基体を、所望の曲率にパターニングする。 - 特許庁
  • A method of establishing a reference bit in the bit pattern includes: identifying a series of bit sequences in the bit pattern including all bit sequences having the largest number of consecutive bits with a common logic state; and assigning a reference bit on the basis of one bit sequence in the series when the series includes only one bit sequence.
    上述した課題は、ビットパターンに基準ビットを設定するための方法であって、共通の論理状態を有する連続したビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別すること、及び、前記一続きのビットシーケンスが、ビットシーケンスを2つ以上含まない場合、前記一続きのビットシーケンスにおける1つのビットシーケンスに基づいて基準ビットを割り当てること、を含むビットパターンに基準ビットを設定するための方法等により解決することができる。 - 特許庁
  • In a two- or three-roll coating using at least a pick-up roll and an applicator roll, the pick-up roll is a metal gravure roll where gravure cells are engraved on its surface so that gravure cell groups are irregularly arranged to form a discontinuous pattern, and an uneven continuous coating film is formed on a substrate by the roll coating.
    少なくともピックアップロールとアプリケータロールとを用いた2または3ロール方式のロール塗装において、ピックアップロールが、グラビアセルの集団が不規則に配置された不連続パターンを形成するようグラビアセルが表面に彫刻されている金属製のグラビアロールであり、ロール塗装によって凹凸のある連続塗膜を基材上に形成する。 - 特許庁
  • To provide an antireflection film forming composition, having high power to absorb reflected light and capable of forming an antireflection film which has full resistance, even with respect to a developing solution on which a resist pattern excellent in shape can easily be formed at a high etching rate, even if the antireflection film is made thick and difference in level on a substrate is planarized.
    反射光に対して吸収能が高く、エッチングレートが高く反射防止膜を厚膜にし基板上の段差を平坦化しても形状に優れたレジストパターンが容易に形成でき、かつ現像液に対しても充分な耐性を有する反射防止膜を形成できる反射防止膜形成用組成物を提供すること。 - 特許庁
  • By initially releasing the plastic lens PL from the movable half 14 immediately after initial mold opening, in this way, it can be avoided completely that a diffraction lens surface PLb formed on the plastic lens PL and a diffraction pattern formed on the optical surface 14a of the movable half 14 come into contact with each other, even when the plastic lens PL contracts by cooling.
    このように、初期型開きの直後に可動型14に対してプラスチックレンズPLを初期離型させることで、プラスチックレンズPLが冷却されて収縮した場合にも、プラスチックレンズPLに形成された回折レンズ面PLbと、可動型14の光学面14aに形成された回折パターンとが接触することを完全に回避することができる。 - 特許庁
  • The method for manufacturing the printed wiring board 108 includes a step of forming a wiring pattern 106 with a metal diffusion preventing layer 103 on the conductive frame 101 by electrolytic plating, a step of forming an insulating layer 107 on a wiring layer forming surface of the conductive frame 101, and a step of removing the conductive frame 101.
    導電性フレーム101上に、電解めっきにより、金属拡散防止層103が形成された配線パターン106を形成する工程と、前記導電性フレーム101の配線層形成面に絶縁層107を形成する工程と、前記導電性フレーム101を除去する工程とを含むプリント配線板108の製造方法。 - 特許庁
  • In this manufacturing method and the apparatus, identification marks (markers) are formed on each side of a base sheet simultaneously when forming patterns, and the identification marks are read immediately before punching to find out the pattern centers on both sides of the disk to set the punching position so as to minimize the eccentricity of both the faces of the disk.
    基板シートの各面にパターン形成と同時に位置合わせ用の識別子(マーカー)を形成しておき、打ち抜き工程の直前に各面の識別子を読み取って各面に形成されたパターンの中心位置を求め、ディスク両面の偏心量がなるべく小さくなるような打ち抜き位置を設定する製造方法及び製造装置。 - 特許庁
  • In this optical diffraction IC tag display body 1 having the non-contact IC tag 3 formed on one side surface of a base material sheet and an optical diffraction structure 2 formed on the other side surface thereof, the hidden pattern developed by a discrimination device and enabling discrimination is recorded in the optical diffraction structure 2.
    本発明の光回折ICタグ表示体1は、基材シートの一方側面に、非接触ICタグ3が形成され、他方側面には光回折構造体2が形成されている光回折ICタグ表示体において、前記光回折構造体2には判別具により出現し判別可能となる隠しパターンが記録されていることを特徴とする。 - 特許庁
  • The method for repairing the color filter having the wettable pattern consisting of a lyophilic region and a lyophobic region on a substrate and having the coloring layer formed on the lyophilic region is characterized by removing a coating liquid for forming the coloring layer adhering to the lyophobic region.
    上記目的を達成するために、本発明は、基板上に親液性領域と撥液性領域とからなる濡れ性パターンを有し、上記親液性領域に着色層を形成したカラーフィルタの修正方法であって、上記撥液性領域に付着した着色層形成用塗工液を除去することを特徴とするカラーフィルタの修正方法を提供する。 - 特許庁
  • The formation method for a film pattern includes steps of forming a self-organizing film on a substrate surface which has fluid repellency, providing a fluid material on the self-organizing film and drying it, giving energy to the back side of the substrate, and sintering the dried fluid material.
    本発明は、基板の表面に、撥液性を有する自己組織化膜を形成する工程と、前記自己組織化膜上に液体材料を供与し、これを乾燥する工程と、前記基板の裏面側にエネルギーを付与する工程と、乾燥した前記液体材料を焼結させる工程と、を含むことを特徴とする膜パターンの形成方法を提供する。 - 特許庁
<前へ 1 2 .... 536 537 538 539 540 541 542 543 544 .... 588 589 次へ>

例文データの著作権について

  • 特許庁
    Copyright © Japan Patent office. All Rights Reserved.