「pattern on pattern」を含む例文一覧(29426)
＜前へ 1 2 .... 574 575 576 577 578 579 580 581 582 .... 588 589 次へ＞- The manufacturing method of a printed wiring board includes a step S11 for forming an insulation resin layer containing inorganic filler at a content of 30 wt% or higher, a step S12 for forming a conductor on the insulation resin layer, and a step S14 for forming a conductor pattern on the insulation resin layer by irradiating the conductor with a laser beam thereby dividing the conductor or narrowing the width of the conductor.
プリント配線板の製造方法が、３０ｗｔ％以上の含有率で無機フィラーを含む絶縁樹脂層を形成すること（ステップＳ１１）と、絶縁樹脂層上に導体を形成すること（ステップＳ１２）と、レーザ光を導体に照射することによって、導体を分断し又は導体の幅を細くすることで絶縁樹脂層上に導体パターンを形成すること（ステップＳ１４）と、を含む。 - 特許庁 - In the surface treated substrate having a waterdrop slipping and falling surface having a hydrophilic site 2 and a hydrophobic site 1 on the substrate, the surface treated substrate wherein at least hydrophilic site 2 is connected to the substrate and the hydrophobic site 1 is formed in a pattern on the substrate, then the hydrophilic site 2 is formed by applying or hitting a solvent containing a metal alkoxide.
基材上に親水性部位２と疎水性部位１を有する水滑落性表面を有する表面処理基材であって、少なくとも親水性部位２が基材と結合している表面処理基材及び基材上にパターン状に疎水性部位１を形成したのち、金属アルコキシドを含有する溶剤を塗布、又は打滴して親水性部位２を形成する表面処理材の製造方法。 - 特許庁 - In the color filter comprising a color filter substrate having at least a base material and a plurality of colored layers formed like a pattern on the base material and having a liquid-repellent surface and spacer parts formed on the color filter substrate and containing beads and a binder, each spacer part is formed in a forward taper shape.
上記目的を達成するために、本発明は、基材、および前記基材上にパターン状に複数形成された着色層を少なくとも有し、かつ表面が撥液化処理されたカラーフィルタ用基板と、前記カラーフィルタ用基板上に形成され、ビーズおよびバインダを含有するスペーサ部とを有するカラーフィルタであって、 前記スペーサ部は、順テーパー形状とされていることを特徴とするカラーフィルタを提供する。 - 特許庁 - A plurality of lower electrodes is configured on a substrate, the lower electrodes are exposed, a first interlayer insulating film including a trench extending in a first direction is formed, an upper electrode is formed on the first interlayer insulating film, wherein the electrode extends in a second direction crossing the first direction, and thus a variable resistance pattern having a sidewall aligned with the sidewall of the upper electrode is formed within the trench.
基板上に複数の下部電極を構成し、前記下部電極を露出し、第１方向に延長されるトレンチを含む第１層間絶縁膜を構成し、前記第１層間絶縁膜上に前記第１方向と交差する第２方向に延長される上部電極を構成し、前記トレンチ内に前記上部電極の側壁にアライメントされる側壁を有する可変抵抗パターンを形成する。 - 特許庁 - A wiring structure includes a substrate having a first region where a lot of structures are formed with a minute pitch and a second region formed into a flat shape, and a conductive layer where a layer of a conductive material of the same material is formed on both the first and second regions and the conductive material is continuously formed to configure a writing pattern on the second region.
配線構造体は、微細ピッチで構造体が多数形成された第１の領域と、平面状に形成された第２の領域とを有する基体と、第１の領域、および第２の領域共に同一材料の導電材料が成膜されており、第１の領域、および第２の領域のうち該第２の領域に導電材料が連続的に形成されて、配線パターンをなす導電層とを備える。 - 特許庁 - The chemical application section 102 is provided with a chemical application means that applies chemical only to the rear surface of the substrate while the substrate is floated and rotated, and the heating treatment section 104 is provided with a heat treatment means that heat treats the substrate to form a stress application film having the internal stress, thus performing consistently the formation of both the stress application film on the rear surface and the specified pattern on the front surface.
薬液塗布部１０２は、基板を浮遊した状態で、基板を回転させながら基板の裏面にのみ薬液を塗布する薬液塗布手段を有し、加熱処理部１０４は、基板に熱処理を行うことにより、内部応力を有する応力印加膜を成膜する熱処理手段を有し、裏面に応力印加膜の成膜を行うことと、表面に所定のパターンを形成する処理とを一貫して行う。 - 特許庁 - In the system for cleaning soil and groundwater, a control part 25 discriminates to which pattern the present state corresponds among specified patterns preliminarily stored, based on detection information of a plurality of injection wells 1 and a plurality of pumping wells 2, and drives an injection side driving part 38 and a pumping side driving part 39 based on driving information corresponding to respective specified patterns to change the present state into a preferable state in the cleaning treatment.
複数の注入井１及び複数の揚水井２の検出情報に基づいて現在の状態が予め記憶された特定パターンのどのパターンに該当するかを制御部が判別し、各特定パターンに対応する駆動情報に基づいて注入側駆動部３８と揚水側駆動部３９を駆動して、浄化処理において好ましい状態へ変化させる制御部２５と備えている。 - 特許庁 - The semiconductor device 1 includes a resin filling part 6 formed by injecting a molten resin into a through-hole bored in an original board to become the wiring board 2 and curing it, the wiring board 2 having a predetermined wiring pattern 22 formed on the original board where the resin filling part 6 is formed, a semiconductor element 3 mounted on the wiring board 2, and the resin sealing part 4 for sealing the semiconductor element 3.
半導体装置１は、配線基板２となる原基板に設けられた貫通孔に、溶融樹脂を注入し硬化させて形成された樹脂充填部６と、樹脂充填部６が形成された原基板に所定の配線パターン２２が形成された配線基板２と、配線基板２に搭載された半導体素子３と、半導体素子３を封止する樹脂封止部４とを備えている。 - 特許庁 - To provide a method and device for manufacturing an absorption body, capable of preventing accumulations (molding of raw material) obtained by sucking and accumulating the raw material in recesses of a rotary drum from falling on a transfer roll and the arrangement of the accumulations on the roll from being disturbed, and efficiently manufacturing the absorption body wherein the plurality of accumulations (molding of raw material) are arrayed in a predetermined pattern.
回転ドラムの凹部に原料を吸引堆積させて得られる堆積物（原料の成形物）がトランスファーロール上で倒れたり、該ロール上で堆積物の配置に乱れが生じたりすることを防止することができ、複数の堆積物（原料の成形物）が、所定のパターンに配列した吸収体を効率良く製造することのできる吸収体の製造方法及び製造装置を提供すること。 - 特許庁 - There is provided a light emitting device provided with a mount substrate, an electrode 2a provided on the mount substrate, an LED chip 3 provided on a part of the electrode 2a, and a planar shape having a pattern corresponding to a far field image and a near field image of light emitted from the LED chip 3 as at least a part of an outline.
マウント基板と、マウント基板上に設けられた電極２ａと、電極２ａの一部の上に設けられたＬＥＤチップ３と、電極２ａ上に少なくとも設けられた蛍光体層とを具備し、電極２ａが、ＬＥＤチップ３から発せられる光の遠視野像や近視野像に対応するパターンを輪郭の少なくとも一部として有する平面形状を備えることを特徴とする発光装置。 - 特許庁 - The device comprises a signal pattern control means 3 for controlling the inspection signal inputting in a plurality of TFT arrays 11 arranged on the substrate 10, and a signal monitoring control means 6 monitoring detection signal obtained from each TFT array for every TFT array by inputting the inspection signal and controlling the input to the TFT array of inspection signal individually for every TFT array based on the monitoring result.
基板１０上に配列される複数のＴＦＴアレイ１１に入力する検査信号を管理する信号パターン管理手段３と、検査信号の入力により各ＴＦＴアレイから得られる検出信号を各ＴＦＴアレイ毎に監視し、その監視結果に基づいて検査信号のＴＦＴアレイへの入力をＴＦＴアレイ毎に個別に制御する信号監視制御手段６とを備える。 - 特許庁 - The magnetic head assembly is covered with magnetic coating material having surface resistivity ≥10^6Ω and ≤10^9Ω on a continuity pattern and a terminal of a flexible printed circuit board connected to a magnetoresistive effect element, and on a rear face of the circuit board.
磁気抵抗効果素子を接続したフレキシブルプリント基板の導通パターン上、端子上、及びその基盤裏面を１０^６Ω以上１０^９Ωの表面抵抗率を有する磁性体塗料にて覆われていることより、静電気による静電破壊、静電気による瞬間的な大電流が隆起する電磁界による磁気抵抗効果素子の磁気的な破壊・劣化および静電気以外による外部からの電磁波による破壊を防止する。 - 特許庁 - In the printer having an ejection head for forming dots on a printing body by ejecting ink drops and printing a pattern having a plurality of subpatterns for correcting the shift of dot forming position in the going stroke and the returning stroke of main scanning onto the printing body using the ejection head, the shift is corrected based on two or more of the plurality of subpatterns having a peak in the density.
インク滴を吐出して被印刷体にドットを形成するための吐出ヘッドを有し、主走査の往路におけるドット形成位置と復路におけるドット形成位置とのズレを補正するための、複数のサブパターンを有する補正用パターンを前記吐出ヘッドにより被印刷体に印刷する印刷装置において、前記複数のサブパターンのうち、濃度においてピークを有する二つ以上のサブパターンに基づいて、前記ズレを補正する。 - 特許庁 - In the nano-pattern structure formed with the continuous ultrafine patterns 12 composed of the ultrafine particles 10, on the substrate 2, the ultrafine patterns 12 are formed of the ultrafine particles 10 composed of mask constitutive atoms or constitutive molecules detached by the oblique irradiation of high energy beams to a mask 4 arranged on the substrate 2 and formed of a target material with fine clearances 6 for providing the patterns.
基板２上に超微粒子１０によって構成される連続的な超微細パターン１２を形成してなるナノパターン構造体において、かかる超微細パターン１２が、前記基板２上に配置された、該パターンを与える細隙６を有するターゲット材からなるマスク４への高エネルギービームの斜め照射によって離脱した、該マスクの構成原子又は構成分子からなる超微粒子１０により形成されるようにした。 - 特許庁 - To provide a layout edition apparatus by which the sorts of dot patterns specified in respective component images arranged on a page can be displayed as a list, component images on which specific dot patterns are specified can be collectively selected and the dot pattern of a selected component image can be easily changed and a method and a program for displaying component images in the layout edition apparatus.
ページ上に配置された部品画像それぞれに指定された網点パターンの種類を一覧することができ、また特定の網点パターンが指定されている部品画像を一括して選択することができ、さらに選択した部品画像の網点パターンの変更を容易に行うことができるレイアウト編集装置、レイアウト編集装置における部品画像表示方法、およびプログラムを提供することにある。 - 特許庁 - A display device comprises memory means which stores map information, receiving means which receives information of the current position of a tsunami, calculation means which obtains the current position of the tsunami based on the received information of the current position of the tsunami, and display means which displays a drawing pattern indicating the obtained current position of the tsunami together with a map drawn based on the map information.
本発明の表示装置は、地図情報を記憶する記憶手段と、津波の現在位置に関する情報を受信する受信手段と、受信した津波の現在位置に関する情報に基づいて津波の現在位置を求める算出手段と、もとめられた津波の現在位置を示す描画パターンを地図情報に基づいて描画した地図と合わせて表示する表示手段と、を具備する。 - 特許庁 - At forming a coil pattern 3 by printing a conductor paste on a ferrite sheet 1, two sheets with the same coil patterns are stacked to branch a part of a coil conductor, and connection with a through-hole conductor is repeated at four corners where the patterns are orthogonal to each other on the ferrite sheet piece 1, constituting a single coil.
フェライトシート片１上に導体ペーストを印刷してコイル用パターン３を形成する際、同一のコイル用パターンを形成したシートを２枚づつ重ね合わせることにより、コイル導体の一部を分岐し、フェライトシート片１上においてパターン同士が相互に直交する位置である四隅の四カ所においてスルーホール導体で接続することを繰り返して一個のコイルを構成してなることを特徴とする。 - 特許庁 - In detecting defects in a TFT array on a TFT substrate by applying a voltage to the TFT array and detecting secondary electrons obtained by irradiation with an electron beam, the voltage pattern of applying the voltage to the source and/or the gate of the TFT is set to such characteristics parameters as increase a leak current due to an internal leak in the TFT depending on the voltage level and/or the timing of application.
ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出してＴＦＴアレイの欠陥を検出するＴＦＴアレイの欠陥検出において、ＴＦＴのソースおよび／又はゲートへの電圧を印加する電圧パターンにおいて、電圧値および／又は印加時期によってＴＦＴの内部リークによるリーク電流を増加させる特性パラメータに設定する。 - 特許庁 - The color filter comprises a transparent substrate, a characteristics change layer for changing the characteristics by the action of photocatalyst formed on the transparent substrate accompanied by energy irradiation, the light-shielding part formed on the characteristic change layer by a heat transfer method and pixel parts formed along a pattern, in which the characteristics of the characteristics change layer is changed.
上記目的を達成するために、透明基材と、前記透明基材上に形成されたエネルギー照射に伴う光触媒の作用により特性が変化する特性変化層と、前記特性変化層上に熱転写法により形成された遮光部と、前記特性変化層の特性が変化したパターンに沿って形成された画素部とを有することを特徴とするカラーフィルタを提供することにより上記課題を解決する。 - 特許庁 - This method for manufacturing the stamper for molding the optical disk substrate comprises forming a Ni-electroformed layer of a film state having a transferring surface on a photoresist master disk provided with a transferring surface pattern by an electroforming unit 101 and forming a heat insulating layer of a film state having thermal insulation property on the Ni-electroformed layer by a heat insulating layer molding unit 106.
転写面パターンを備えたフォトレジスト原盤上に転写面を有するＮｉ電鋳層を成膜形成する電鋳ユニット１０１を設け、Ｎｉ電鋳層上に断熱性を有する断熱材を成膜形成する断熱材成形ユニット１０６を設け、これらの電鋳ユニット１０１と断熱材成形ユニット１０６とによって断熱材が形成された光ディスク基板成形用スタンパを製造する。 - 特許庁 - The manufacturing method of the wiring structure comprises a process for forming a conductive film made of an oxidation-resistant metal or its nitride, a process for eliminating a natural oxide film on the conductive film, a process for forming a conductive oxide film on the conductive film, and a process for machining the conductive film and the conductive oxide film to the same pattern by the same mask.
耐酸化性金属又はその窒化物からなる導電膜を形成する工程と、該導電膜上の自然酸化膜を除去する工程と、前記導電膜上に導電性酸化物膜を形成する工程と、前記導電膜及び導電性酸化物膜を同一のマスクにより同一のパターンに加工する工程とを有することを特徴とする配線構造の製造方法により上記課題を解決する。 - 特許庁 - The method for manufacturing the organic electroluminescence element includes a stage in which a donor substrate 130 is laminated on the upper surface of a substrate 110 having pixel electrodes, and a stage in which a predetermined area of the donor substrate 130 is irradiated with laser beams 250, 255 by using a laser irradiation apparatus 200 equipped with a diffraction optical element 280 to form an organic film layer pattern 120 on the substrate 110.
本発明に係る有機電界発光素子の製造方法は，画素電極が設けられた基板１１０の上面にドナー基板１３０がラミネートされる段階と，回折光学素子２８０を備えたレーザー照射装置２００を用いてドナー基板１３０の所定領域にレーザービーム２５０，２５５が照射され，基板１１０上に有機膜層パターン１２０が形成される段階と，を含む。 - 特許庁 - The electron beam exposure apparatus for exposing a desired pattern on a sample mounted on a wafer stage 124 with an electron beam generated from an electron gun 101 comprises a means 129 for injecting reducing gas into a column 100 containing the electron gun 101 and the wafer stage 124, and a control means 209 for sustaining injection of reducing gas into the column 100 for a predetermined time.
電子銃１０１から発生させた電子ビームでウエハステージ１２４に載置した試料上に所望のパターンを露光する電子ビーム露光装置において、前記電子銃１０１及びウエハステージ１２４が収納されているコラム１００内に還元性ガスを注入する手段１２９と、前記コラム１００内に前記還元性ガスの注入を所定の時間継続して行わせる制御手段２０９とを有する。 - 特許庁 - The dielectric structure is formed on a pixel layer or electrode layer, the uneven dielectric coefficient distribution is formed by using a specific pattern of the dielectric layer structure to generate a lateral electric field quantity, and then lines of the electric force of a slit electrode lateral electric field on the substrate are changed to increase liquid crystal molecule tilting and also accelerate the pretilt and response time of liquid crystal molecules, thereby forming multiple domains.
画素層或いは電極層の上に誘電層構造が形成され、この誘電層構造の特定パターンを利用し不均一な誘電係数分布を形成し、横向の電場分量を発生することにより、基板上のスリット電極横向き電場の電力線を改変し、液晶分子傾倒を増強し、液晶分子のプレティルトと応答時間を加速し、これによりマルチドメインを形成する。 - 特許庁 - A manufacturing method includes the steps for forming a connection hole 32 on an interlayer insulating film 31 with an etching mask of a resist film 41 after the resist film 41 with an opening pattern 42 for forming a connection hole is formed in the interlayer insulating film 31 on a silicon substrate 11, and a step for ion-implanting impurities to the silicon substrate 11 with the ion implanting mask of the resist film 41.
シリコン基板１１上に形成した層間絶縁膜３１上に接続孔を形成するための開口パターン４２を形成したレジスト膜４１を形成した後、レジスト膜４１をエッチングマスクに用いて層間絶縁膜３１に接続孔３２を形成する工程と、レジスト膜４１をイオン注入マスクに用いてシリコン基板１１に不純物をイオン注入する工程とを備えた半導体装置の製造方法である。 - 特許庁 - After the storage portion having a storage space is formed on the substrate body 110 of the circuit board 100 and the semiconductor package is stored in the storage portion, a connection terminal of the semiconductor package 200 and the conductive pattern 120 of the substrate body 110 are electrically connected to each other using the connection member to stack a plurality of semiconductor packages 200 on the one circuit board without increasing the thickness.
回路基板１００の基板本体１１０に収納空間を有する収納部を形成し、収納部に半導体パッケージを収納した後、連結部材を利用して半導体パッケージ２００の接続端子及び基板本体１１０の導電パターン１２０を電気的に連結することにより、厚さを増加させることなく、１つの回路基板に複数の半導体パッケージ２００を積層する。 - 特許庁 - The method for inspecting a photomask for a semiconductor integrated circuit formed based on the data for drawing patterns includes: a process of classifying the drawing patterns of the semiconductor integrated circuit into a plurality of ranks according to prescribed references of features and extracting; and a process of determining the inspection accuracy for each rank and judging the quality of the photomask depending on whether the extracted pattern satisfies the determined inspection accuracy or not.
描画パターンデータに基づいて形成された半導体集積回路用のフォトマスクを検査する方法において、前記半導体集積回路の描画パターンを、所定の特徴基準に従って、複数のランクに分類して抽出する工程と、当該ランク毎に検査精度を決定し、この決定された検査精度を満たしているか否かによってフォトマスクの良否を判定する工程とを具備している。 - 特許庁 - This birefringence authentication device includes a light source, a polarizer, a sample stand and a photoreception part, and has a layer including a plurality of areas different in birefringences, in a sample stand side of the polarizer, and the article authentication system includes an article arranged on the sample stand, having a birefringence pattern of visualizing a latent image in the photoreception part, and having a patterning optical anisotropic layer on a support body.
光源、偏光子、試料台、および受光部を含み、該偏光子の試料台側に複屈折性が異なる領域を複数含む層を有する複屈折パターン認証装置、ならびに前記試料台に配置され前記受光部において潜像を可視化する複屈折パターンを有する物品であって支持体上にパターニング光学異方性層を有する物品を含む物品認証システム。 - 特許庁 - The heat insulating packaging film successively laminated with at least the infrared ray reflective layer consisting of the metal foil and the protective layer consisting of the infrared ray permeable plastic film on one face of a substrate on the other face of which a sealant layer is provided, is characterized by that the adhesive layer sticking together the infrared ray reflective layer and the protective layer is formed in a pattern-like shape.
片面にシーラント層を設けた基材のもう一方の面上に、少なくとも金属箔からなる赤外線反射層と、赤外線透過性プラスチックフィルムからなる保護層とを順次積層した断熱性包装フィルムであって、前記赤外線反射層と保護層とを互いに接着させる接着剤層がパターン状に形成されていることを特徴とする断熱性包装フィルムである。 - 特許庁 - In a soft output decoding circuit of an element decoder, a circuit 161' for calculating a logarithmic soft output I /1 calculates the sum of logarithmic likelihoods Iα, Iγ and Iβ corresponding to respective branches on a trellis, selects a relevant branch depending on the I/O pattern of each branch, and calculates a logarithmic soft output Iλ by performing an operation comparable to a tournament.
要素復号器における軟出力復号回路において、対数軟出力Ｉλを算出する軟出力算出回路１６１’は、トレリス上の各枝に対応する対数尤度Ｉαと対数尤度Ｉγと対数尤度Ｉβとの和を算出するとともに、各枝の入出力パターンに応じて該当する枝を選択し、勝ち抜き戦に喩えられる動作を行うことによって、対数軟出力Ｉλを算出する。 - 特許庁 - Concerned M×(N+1) pixels on an SRAM101 are read out, smoothing is performed by a pattern matching circuit 102, the 1st line is outputted as VDATA1 by a horizontal synchronizing signal LSYNC1, and the 2nd line is temporarily stored on a FIFO memory 103 by the horizontal synchronizing signal LSYNC1 and afterwards outputted as VDATA2 by a horizontal synchronizing signal LSYNC2.
ＳＲＡＭ１０１におけるの注目画素のＭ×（Ｎ＋１）画素の読み出しを行い、パターンマッチング回路１０２により、平滑化処理を行い、１ライン目は水平同期信号ＬＳＹＮＣ１によりＶＤＡＴＡ１として出力し、２ライン目は水平同期信号ＬＳＹＮＣ１により一度ＦＩＦＯメモリ１０３に蓄えられた後、水平同期信号ＬＳＹＮＣ２によりＶＤＡＴＡ２として出力する。 - 特許庁 - A device list screen 100 on a PC 2 displays and associates label information and the display patterns of the printers 3 and the like corresponding to the label information, so that the user can match the display pattern displayed on the device list screen 100 against the display patterns output by the terminal devices to immediately know which of the terminal devices the terminal device represented by the label information displayed on the PC 2 actually corresponds to.
また、ＰＣ２のデバイスリスト画面１００において、標識情報とその標識情報に対応するプリンタ３などの表示パターンとを対応つけて表示するので、使用者はＰＣ２に表示された標識情報が示す端末装置が、実際にいずれの端末装置に対応するかを、デバイスリスト画面１００に表示される表示パターンと端末装置にて出力されている表示パターンとを整合することによって端的に把握することができる。 - 特許庁 - The stack for the oxide semiconductor electrode has a heat resistant substrate 1 having heat resistance; a porous layer 2 formed on the heat resistant substrate and containing metal oxide semiconductor fine particles; a transparent electrode layer 3 formed on the porous layer and comprising a metal oxide; a first electrode layer 5 comprising a conductive layer 4 formed on the surface of the transparent electrode layer in a pattern shape.
耐熱性を有する耐熱基板１と、上記耐熱基板上に形成され、金属酸化物半導体微粒子を含む多孔質層２と、上記多孔質層上に形成され、金属酸化物からなる透明電極層３、および上記透明電極層の表面にパターン状に形成された導電層４からなる第1電極層５と、を有することを特徴とする酸化物半導体電極用積層体を提供することにより、上記課題を解決するものである。 - 特許庁 - The method for manufacturing the semiconductor device that divides a pattern formed on a semiconductor substrate and performs the connecting exposure that exposes patterns so as to connect a plurality of divided patterns, wherein marks for adjusting dispositions of the patterns to be connected are formed on the substrate, and the connecting exposure is performed on the patterns of the semiconductor by matching the marks for adjusting the dispositions, before the patterns of the semiconductor are exposed.
本発明の半導体装置の製造方法は、半導体基板上に形成するパターンを分割し、分割した複数のパターンをつなぎ合わせるように露光するつなぎ合わせ露光を行なう半導体装置の製造方法であって、半導体素子のパターンを露光する前に、つなぎ合わせるパターンの配置を調整するためのマークを基板上に形成し、配置調整用のマークに合わせて半導体素子のパターンをつなぎ合わせ露光することを特徴とする。 - 特許庁 - The semiconductor substrate includes a substrate, a first semiconductor layer formed on the substrate, a mask formed in a partial region on the first semiconductor layer, a metallic material layer formed on the first semiconductor layer and mask in a predetermined pattern shape in a direction crossing the mask, a second semiconductor layer formed on the first semiconductor layer and the metallic material layer, and a cavity formed in the first semiconductor layer at a layer portion below the metallic material layer.
本発明の半導体基板は、基板と、前記基板上に形成された第１の半導体層と、前記第１の半導体層上の一部領域に形成されたマスクと、前記第１の半導体層及び前記マスク上に当該マスクと交差する方向に所定のパターン形状で形成された金属性材料層と、前記第１の半導体層上及び前記金属性材料層上に形成された第２の半導体層と、前記金属性材料層より下層部分の前記第１の半導体層に形成された空洞と、を有する。 - 特許庁 - To provide an electronic device which has first and second semiconductor devices disposed on a mounting substrate and differing in thickness and a wiring board having a conductor pattern connecting a first terminal electrode and a second terminal electrode formed on top portion surfaces of the first and second semiconductor devices to each other, the electronic device capable of suppressing variation in high frequency characteristics without making manufacturing processes complicated.
実装基板上に配置された、互いに厚みが異なる第１及び第２の半導体装置と、第１及び第２の半導体装置の頂部表面にそれぞれ形成された第１の端子電極及び第２の端子電極を相互に接続する導体パターンを有する配線用基板と、を有する電子装置において、製造プロセスを煩雑化することなく、高周波特性のばらつきを抑制できる電子装置を提供する。 - 特許庁 - The virtual ALPG transmission type semiconductor test device has virtual ALPG function and real ALPG memory test function, in which a virtual ALPG operated on a hardware simulator and a real ALPG attained on hardware have the function of generating pattern at the same time by interpreting a test program although the real time is differed from each other and generate test patterns for a DUT designated by the program with a designated content at a designated speed.
仮想ＡＬＰＧ機能と実ＡＬＰＧメモリテスト機能を具備し、ハードウェアシミュレータ上で動作する仮想ＡＬＰＧとハードウェアで実現する実ＡＬＰＧが、実時間は異なるが、テストプログラムを解釈し、プログラムの指定するＤＵＴに対するテストパターンを指定された内容で、指定された速度で発生して、仮想ＡＬＰＧと実ＡＬＰＧが同タイミングでパターンを発生する機能を有する仮想ＡＬＰＧ透過型半導体テスト装置とする。 - 特許庁 - When etching a monocrystalline silicon layer 101 through a photoresist layer 102 formed on the upper part of the monocrystalline silicon layer 101 and patterned in a prescribed pattern by processing gas plasma, a protection film forming process for forming a protection film 103 on a side wall part of the photoresist layer 102 by using gas containing carbon, e.g., CF gas plasma, is performed before starting a plasma etching process for etching the monocrystalline silicon layer 101.
単結晶シリコン層１０１を、単結晶シリコン層１０１の上部に形成され所定のパターンにパターニングされたフォトレジスト層１０２を介して処理ガスのプラズマによりエッチングする際に、単結晶シリコン層１０１のエッチングを行うプラズマエッチング工程を開始する前に、カーボンを含んだガス例えばＣＦ系ガスのプラズマを用いてフォトレジスト層１０２の側壁部に保護膜１０３を形成する保護膜形成工程を行う。 - 特許庁 - PDP(discharge-type planar display device) 1 is manufactured through a process of painting resist that shows adhesion by UV irradiation on the wall of discharge chamber formed by partitions and facing substrate, and another process for dividing the resist into two parts showing adhesion and non-adhesion by selectively radiating UV-rays, by means of a shading member on which a pattern with a prescribed shape has been formed.
この発明のＰＤＰ（放電型平面表示装置）１は、隔壁と対向基板により形成される放電室の壁面に、紫外線が照射されることにより粘着性を示すレジスト剤を塗布する工程と、レジスト剤を、所定の形状のパターンが形成されている遮光部材を用いて選択的に紫外線を照射することにより粘着性を示す部分と非粘着性を示す部分とに区分する工程とをする。 - 特許庁 - The method for manufacturing the plated substrate 100 is a manufacturing method for forming the metallic layer with an electroless plating method, and comprises the steps of: forming a resin-molded body 22 with an arbitrary pattern containing a catalytic metal 31 which functions as a catalyst for electroless plating, on a substrate; and immersing the substrate into an electroless plating solution to precipitate a metal on the resin-molded body to form the metallic layer.
本発明にかかるめっき基板１００の製造方法は、無電解めっき法により金属層を形成するめっき基板の製造方法であって、無電解めっき用の触媒として機能する触媒金属３１を含有する任意のパターンの樹脂成形体２２を基板上に形成する工程と、無電解めっき液に前記基板を浸漬することにより、前記樹脂成形体上に金属を析出させて金属層を形成する工程と、を含む。 - 特許庁 - In the decorative sheet wherein a pattern layer and a color concealing layer are successively formed on the back side of the transparent base material sheet comprising the polyolefinic resin and a transparent resin layer is formed on the surface side of the base material sheet, the base material sheet contains 100-10,000 ppm of a benzotriazole type ultraviolet absorber and/or 50-10,000 ppm of a hindered amine type light stabilizer.
ポリオレフィン系樹脂からなる透明性基材シートの裏側に絵柄模様層及び着色隠蔽層が順に形成されており、基材シートのおもて側に透明樹脂層が形成されている化粧シートであって、基材シートが、ベンゾトリアゾール系紫外線吸収剤１００〜１００００重量ｐｐｍ及び／又はヒンダードアミン系光安定剤５０〜１００００重量ｐｐｍを含有していることを特徴とする化粧シートに係る。 - 特許庁 - The antenna system includes a high impedance surface and a plurality of antenna elements disposed on the high impedance surface, the plurality of antenna elements being arranged in such a pattern on the surface that first selected ones of the antenna elements are responsive to circular polarization and second selected ones of the antenna elements are responsive to linear polarization.
該アンテナシステムは、高インピーダンス表面と、高インピーダンス表面上に配置された複数のアンテナ構成要素であって、該複数のアンテナ構成要素は、該複数のアンテナ構成要素のうち複数の第一選択構成要素が円偏波に応答し、複数のアンテナ構成要素のうち複数の第二選択構成要素が直線偏波に応答するようなパターンで高インピーダンス表面上に配列されている複数のアンテナ構成要素と、を含む。 - 特許庁 - The method of designing a semiconductor integrated circuit includes the steps of: calculating the risk of occurrence of a problem for each place on the semiconductor integrated circuit to be designed, based on the result of process simulation performed using a previously designed layout pattern 204 and physical model 201; and correcting a design standard 203 according to the risk for each place and generating a compaction condition 206 for each place.
本発明による半導体集積回路の設計方法は、事前に設計されたレイアウトパタン２０４と物理モデル２０１とを用いて行われるプロセスシミュレーションの結果に基づいて、設計対象となる半導体集積回路上の場所毎に、不具合の発生する危険度を算出するステップと、場所毎の危険度に応じて設計基準２０３を修正し、場所毎のコンパクション条件２０６を生成するステップとを具備する。 - 特許庁 - The embossing apparatus forming an emboss pattern of the projecting parts along the transporting direction on the side end parts of the thermoplastic resin film belt-like on the film has a process of using the embossing apparatus provided with a cooling device for blowing air to control the bearing temperature of the roller with the projecting parts to ≤300°C and an automatic alignment bearing as an embossing mark uniformity adjusting mechanism.
熱可塑性樹脂フィルムの側縁部に搬送方向に沿った突起部のエンボス模様をフィルムに帯状に形成するエンボス加工装置において、突起付きローラの軸受温度を３００℃以下とするために、エアーを吹き付ける冷却装置とエンボス痕均一調整機構として自動調芯軸受けであることを特徴とするエンボス加工装置を用いる工程を有することを特徴とする、熱可塑性樹脂フィルムの製造方法である。 - 特許庁 - To provide a photocrosslinkable resin composition hardly receiving influence of polymerization impediment due to oxygen even while a resin layer surface is uncovered after film-thinning an photocrosslinkable resin layer in a method of manufacturing a circuit board for forming the photocrosslinkable resin layer on a substrate putting a conductive layer on the surface, and performing exposure of a circuit pattern and development treatment after performing film-thinning treatment of the photocrosslinkable resin layer with aqueous alkali solution.
表面に導電層が設けられている基板上に光架橋性樹脂層を形成し、アルカリ水溶液によって光架橋性樹脂層の薄膜化処理を行った後、回路パターンの露光、現像処理を行う回路基板の製造方法において、光架橋性樹脂層を薄膜化した後、樹脂層表面が剥き出しの状態でも酸素による重合阻害の影響をほとんど受けない光架橋性樹脂組成物を提供することである。 - 特許庁 - The semiconductor package 100 may include: a core part having a semiconductor chip 120 mounted within a receiving space therein; an insulation part 114 formed on one surface of the core part; and a via part 116 formed by filling a same hole-processed surface of a passivation layer 140 for protecting an electrode pattern part 130 on the semiconductor chip 120 and the insulation part 114, for electrically connecting with the semiconductor chip 120.
半導体パッケージ１００は、内側の収容空間に半導体チップ１２０が装着されるコア部と、前記コア部の一面に形成される絶縁部１１４と、前記半導体チップ１２０の電極パターン部１３０を保護するためのパッシベーション層１４０と前記絶縁部１１４の同一のホール加工面に充填されて形成され、前記半導体チップ１２０と電気的に連結するためのビア部１１６と、を含むことができる。 - 特許庁 - An SEM image formed by signals obtained by scanning electrons on a sample is obtained by an electrooptical system composed of an electron source for generating the electrons on a silicon substrate with a part of a semiconductor integrated circuit formed thereon, and an electromagnetic lens or electrostatic lens; a reference image is obtained by averaging a plurality of images or by automatic generation from design data; and shape dispersion and superposition accuracy of a pattern are statistically calculated by comparing them.
半導体集積回路の一部が形成されたシリコン基板上で、電子を発生させる電子源と電磁レンズあるいは静電レンズからなる電子光学系により試料上で上記電子を走査して得られる信号により構成したＳＥＭ画像を取得して、複数の画像を平均化あるいは設計データから自動生成によって参照画像をもとめ、比較して、パターンの形状ばらつきや重ねあわせ精度を統計的に算出する。 - 特許庁 - A microcomputer 100 for performance control executes a foreseeing advance notice (advance notice in ongoing jackpot) based on the pattern designation command when the game is controlled to the jackpot game state and executes other foreseeing advance notices (successive advance notices) in a variable display to be started before the execution of that required for the determination at the prize winning moment based on the variation category command when the game is not controlled to the jackpot game state.
演出制御用マイクロコンピュータ１００は、大当り遊技状態に制御されているときに、図柄指定コマンドにもとづいて先読み予告（大当り中予告演出）を実行し、大当り遊技状態に制御されていないときに、変動カテゴリコマンドにもとづいて、入賞時判定の対象となった変動表示が実行される以前に開始される変動表示において、先読み予告（連続予告演出）を実行する。 - 特許庁 - The patterning method of a wafer W includes a step for forming an L&S pattern 54A including multiple line patterns 40A on the surface of the wafer W, and a step for forming an L&S 56A including multiple linear resist patterns 42NA arranged between the multiple line patterns 40A on the surface of the wafer W so that the line widths of the line patterns 40A and the resist patterns 42NA have a negative correlation.
ウエハＷにパターンを形成するパターン形成方法において、ウエハＷの表面に複数のラインパターン４０Ａを含むＬ＆Ｓパターン５４Ａを形成することと、ウエハＷの表面の複数のラインパターン４０Ａの間に配置される複数のライン状のレジストパターン４２ＮＡを含むＬ＆Ｓパターン５６Ａを、ラインパターン４０Ａの線幅とレジストパターン４２ＮＡの線幅とが負の相関を持つように形成することと、を含む。 - 特許庁 - This nonlinear editing device 100 has a hard disk 1 outputting respective complex voice data files, a mixer 2 adjusting output amounts of respective voice data files by being controlled with the console panel 300 displayed on a display 5 and a controller (linkage pattern setting means) 3 setting linkage patterns for linking other fader levers with the operation as to at least one fader lever among fader levers displayed on the panel 300.
ノンリニア編集装置１００は、複数の音声データファイルをそれぞれ出力するハードディスク１と、ディスプレイ５に表示されたコンソールパネル３００によって操作され、各音声データファイルの出力量を調節するミキサー２と、このコンソールパネル３００に表示されたフェーダレバーのうち少なくとも一つのフェーダレバーについての操作に、他のフェーダレバーを連動させるための連動パターンを設定するコントローラ３（連動パターン設定手段）とを有するものである。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
