「pixel clock」を含む例文一覧(354)
1 2 3 4 5 6 7 8 次へ＞- This is a single number specifying the pixel clock rate for the mode in MHz.
単位は MHz である。 - XFree86 - METHOD OF GENERATING PIXEL CLOCK, PIXEL CLOCK GENERATING APPARATUS, AND IMAGE FORMING APPARATUS
画素クロック生成方法、画素クロック生成装置及び画像形成装置 - 特許庁 - PIXEL CLOCK GENERATOR, PIXEL CLOCK GENERATING METHOD, AND IMAGE FORMING APPARATUS
画素クロック生成装置、画素クロック生成方法及び画像形成装置 - 特許庁 - PIXEL CLOCK GENERATOR, METHOD OF GENERATING PIXEL CLOCK, AND IMAGE FORMING APPARATUS
画素クロック生成装置、画素クロック生成方法、及び、画像形成装置 - 特許庁 - A clock forming circuit 15 outputs the pixel clock PCLK' becoming one pixel clock by a plurality of standard pixel clock units.
クロック生成回路１５は、複数の基準画素クロック単位で一つの画素クロックとなる画素クロックＰＣＬＫ’を出力する。 - 特許庁 - METHOD OF CALCULATING LINK CLOCK RATE AND PIXEL/AUDIO CLOCK RATE
リンククロックレートおよびピクセル／オーディオクロックレートの算出方法 - 特許庁 - METHOD FOR FORMING PIXEL CLOCK/PIXEL CLOCK-FORMING APPARATUS/OPTICAL WRITING UNIT/IMAGE-FORMING APPARATUS
画素クロック生成方法・画素クロック生成装置・光書き込み装置・画像形成装置 - 特許庁 - METHOD FOR GENERATING PIXEL CLOCK, PIXEL CLOCK GENERATOR, OPTICAL WRITING UNIT AND IMAGING APPARATUS
画素クロック生成方法・画素クロック生成装置・光書き込み装置・画像形成装置 - 特許庁 - A pixel clock generating circuit of the output circuit 27A generates a pixel clock signal PCLK.
出力回路２７Ａでは、画素クロック生成回路は画素クロック信号ＰＣＬＫを生成する。 - 特許庁 - PIXEL CLOCK GENERATOR AND IMAGE FORMING APPARATUS
画素クロック生成装置及び画像形成装置 - 特許庁 - PIXEL CLOCK GENERATION CIRCUIT AND IMAGE FORMING APPARATUS
画素クロック生成回路及び画像形成装置 - 特許庁 - The pixel clock is supplied to a DLL circuit 29 to generate a multilayer clock obtained by dividing a cycle of the pixel clock by 60.
画素クロックをＤＬＬ回路２９に供給し、画素クロック周期を６０分割した多層クロックを生成する。 - 特許庁 - To change a size of a pixel without changing a cycle of a pixel clock.
画素クロックの周期を変更することなく画素のサイズを変更する。 - 特許庁 - IMAGE FORMING DEVICE AND PIXEL CLOCK GENERATING CIRCUIT
画像形成装置および画素クロック生成回路 - 特許庁 - PIXEL CLOCK FORMING APPARATUS AND IMAGE FORMING APPARATUS
画素クロック生成装置および画像形成装置 - 特許庁 - The pixel clock generator circuit is provided with a high frequency clock generator circuit 1 and clock generation circuits 4, 7.
画素クロック生成回路は、高周波クロック生成回路１、クロック生成回路４，７を有する。 - 特許庁 - METHOD FOR GENERATING PIXEL CLOCK AND IMAGE RECORDER
画素クロックの発生方法および画像記録装置 - 特許庁 - To control a phase of a pixel clock by using a simple constitution, and to monitor the pixel clock.
簡単な構成で画素クロックの位相制御を可能にすると共に、画素クロックの監視をできるようにする。 - 特許庁 - Based on the high frequency clock, a pixel clock generating circuit 6 generates a pixel clock PCLK having a phase controlled according to the phase data.
画素クロック生成回路６は、高周波クロックに基づいて、位相データに従い位相が制御された画素クロックＰＣＬＫを生成する。 - 特許庁 - To provide an image signal generator preventing from continuously operating at a pixel clock other than a pixel clock of an intended accuracy.
期待した精度のピクセルクロック以外で動作し続けることを防止する画像信号生成装置を提供する。 - 特許庁 - PIXEL CLOCK FORMING CIRCUIT, PIXEL CLOCK AND PULSE MODULATION SIGNAL FORMING CIRCUIT, OPTICAL SCANNER, AND IMAGE FORMING APPARATUS
画素クロック生成回路、画素クロック及びパルス変調信号生成回路、光走査装置および画像形成装置 - 特許庁 - To provide a pixel clock generating apparatus which makes the phase control of a pixel clock with a simple constitution and operates normally even when the pixel clock reaches a higher speed.
簡単な構成で画素クロックの位相制御を可能にし、かつ、画素クロックがより高速になった場合にも正常に動作する画素クロック生成装置を提供する。 - 特許庁 - A pixel clock generating section 6 divides a high frequency clock generated by a high frequency clock generating section 2 and generates the pixel clock of which the phase is controlled according to the phase shift data.
画素クロック生成部６は、高周波クロック生成部２で発生した高周波クロックを分周し、位相シフトデータに従って位相が制御された画素クロックを生成する。 - 特許庁 - A PLL circuit 28 multiplies the inputted clock to generate a pixel clock (pixck) having the same frequency as that of a pixel frequency.
入力されたクロックをＰＬＬ回路２８により逓倍し、画素周波数と同じ周波数の画素クロック（pixck）を生成する。 - 特許庁 - Pixel data prescribles the transition position to a synthetic video clock (402) prescribing a pixel period.
画素データは、画素期間を規定する合成ビデオクロック(402)に対する遷移位置を規定する。 - 特許庁 - A pixel clock (PCLK) control circuit 124 makes the pixel clock (PCLK) transit based on these control signals a, b and a high frequency clock (VCLK).
画素クロック（ＰＣＬＫ）制御回路１２４は、この制御信号ａ，ｂと高周波クロック（ＶＣＬＫ）とに基づいて画素クロック（ＰＣＬＫ）の状態を遷移させる。 - 特許庁 - PIXEL CLOCK GENERATING APPARATUS, OPTICAL SCANNER AND IMAGE FORMING DEVICE
画素クロック生成装置、光走査装置及び画像形成装置 - 特許庁 - PIXEL CLOCK SIGNAL GENERATOR, OPTICAL SCANNER AND IMAGING DEVICE
画素クロック生成装置、光走査装置及び画像形成装置 - 特許庁 - CLOCK PHASE AUTOMATIC ADJUSTING DEVICE IN PIXEL CORRESPONDING DISPLAY DEVICE
画素対応表示装置におけるクロック位相自動調整装置 - 特許庁 - PIXEL CLOCK SIGNAL FORMING DEVICE AND SYNCHRONIZING SIGNAL FORMING DEVICE
ピクセルクロック信号生成装置および同期信号生成装置 - 特許庁 - PIXEL CLOCK GENERATOR, OPTICAL SCANNER, AND IMAGE FORMING APPARATUS
画素クロック生成装置、光走査装置及び画像形成装置 - 特許庁 - PIXEL CLOCK GENERATING DEVICE, OPTICAL SCANNING DEVICE, AND IMAGE FORMING DEVICE
画素クロック生成装置、光走査装置及び画像形成装置 - 特許庁 - PIXEL CLOCK GENERATING DEVICE, LASER SCANNING DEVICE, AND IMAGE FORMING APPARATUS
画素クロック生成装置、レーザ走査装置、及び画像形成装置 - 特許庁 - The first is the dot (pixel) clock.
これはそのモードで使うピクセルクロック値を示すひとつの数値である。 - XFree86 - PIXEL CLOCK GENERATOR, OPTICAL SCANNER AND IMAGE FORMING DEVICE
画素クロック生成装置、光走査装置及び画像形成装置 - 特許庁 - To provide a pixel clock generator in which phase control of a pixel clock can be carried out in detail through a simple arrangement, a laser scanner mounting the pixel clock generator, and an imaging apparatus.
簡素な構成でより詳細に画素クロックの位相制御を可能とする画素クロック生成装置及びこの画素クロック生成装置を搭載したレーザ走査装置、及び画像形成装置を提供する。 - 特許庁 - A pixel clock frequency dividing circuit 124 which divides the frequency of a pixel basic clock supplies a pixel clock corresponding to a desired frame rate from a frame rate control circuit part 125 to the display controller 121.
画素基本クロックを分周する画素クロック分周回路部１２４によって、所望のフレームレートに対応した画素クロックをフレームレート制御回路部１２５から表示コントローラ１２１に供給する。 - 特許庁 - A frequency divider 4 generates a pixel clock by dividing the high frequency wave clock generated by high frequency wave clock generation section 1.
分周器４は、高周波クロック生成部１によって生成される高周波クロック分周して画素クロックを生成する。 - 特許庁 - To output a pixel clock having a desired frequency.
所望の周波数の画素クロックを出力することを可能とする。 - 特許庁 - PIXEL CLOCK PRODUCING UNIT, OPTICAL WRITING UNIT, AND IMAGING APPARATUS
画素クロック生成装置、光書き込み装置および画像形成装置 - 特許庁 - PIXEL CLOCK GENERATOR, PULSE MODULATION DEVICE AND IMAGE FORMING APPARATUS
画素クロック生成装置、パルス変調装置、および画像形成装置 - 特許庁 - PIXEL CLOCK GENERATION DEVICE, PULSE MODULATION DEVICE, AND IMAGE FORMING APPARATUS
画素クロック生成装置、パルス変調装置及び画像形成装置 - 特許庁 - PIXEL CLOCK GENERATION APPARATUS, OPTICAL SCANNER AND IMAGE FORMING APPARATUS
画素クロック生成装置および光走査装置および画像形成装置 - 特許庁 - The determination unit has a clock determination circuit 200 which determines whether the pixel clock is normal by using a count result of the pixel clock within a period determined with a reference clock, and generates a clock determination signal showing a result of the determination.
判定部は、基準クロックが定める期間内のピクセルクロックの計数結果を用いて、ピクセルクロックが正常であるか否かを判定し、当該判定の結果を示すクロック判定信号を生成するクロック判定回路２００を有している。 - 特許庁 - The pixel clock generation circuit comprises a means 10 for generating a high frequency clock, a means 20 for generating clock modulation data based on pixel clock phase data for designating the transition timing of pixel clock, and a means 30 for generating a pixel clock subjected to frequency and phase modulation based on the high frequency clock and the high frequency clock modulation data.
本が素クロツク生成回路は、高周波クロックを生成する高周波クロック生成手段１０と、画素クロックの遷移タイミングを指示する画素クロック位相データに基づきクロック変調データを生成するクロック変調データ生成手段２０と、前記高周波クロックと前記高周波クロック変調データとに基づき周波数及び位相の変調された変調画素クロックを生成する変調クロック生成手段３０とで構成される。 - 特許庁 - To suppress disturbance in an image caused by fluctuation in frequencies of a pixel clock.
ピクセルクロックの周波数の変動に起因する画像の乱れを抑制する。 - 特許庁 - A third image processing section 906 transfers the selected pixel data, in units of pixel, to the post-stage at clock CK2 higher than the first clock CK1.
第３の画像処理部９０６は、この選択された画素データを、第１クロックＣＫ１よりも高速のクロックＣＫ２で画素単位で後段に転送する。 - 特許庁 - To realize an accurate phase control of a pixel clock with a simple configuration.
簡単な構成で、且つ、高精度な画素クロックの位相制御を実現する。 - 特許庁 - To suppress noise caused by a pixel clock in a multibeam-type image forming apparatus.
マルチビームの画像形成装置における画素クロックによるノイズを低減する。 - 特許庁 - PIXEL CLOCK GENERATING SECTION PROVIDING COMMONALITY OF MEANS FOR GENERATING HIGH-FREQUENCY CLOCK, AND IMAGE FORMING APPARATUS USING THE SAME
高周波クロックを発生する手段を共通化した画素クロック生成部およびこれを用いた画像形成装置 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
