「prefetched」を含む例文一覧(38)
- A learning program of each robot is prefetched (S5).
各ロボットの教示プログラムをそれぞれ先読みする（Ｓ５）。 - 特許庁 - In a microprocessor, a prefetch buffer 6 stores an instruction prefetched from an SDRAM 2.
プリフェッチバッファ６は、ＳＤＲＡＭ２からプリフェッチした命令を格納する。 - 特許庁 - If an unresolved branch does not exist, the line M is committed and prefetched from the main memory.
未解決のブランチが存在しない場合、ラインＭはコミットされ、メイン・メモリからプリフェッチされる。 - 特許庁 - In accordance with the readout instruction, the execution means performs readout on the prefetched address.
実行手段は、読出命令に従って、プリフェッチされたアドレスに対して読み出しを行う。 - 特許庁 - Then, the valid of prefetched cache data is turned off to prevent the prefetched data from being decoded in a different mode so that an operation after switching the modes can normally be performed.
したがって、プリフェッチされたキャッシュデータのバリッドがオフとなって、プリフェッチされたデータが異なるモードでデコードされることがなくなり、モード切り替え後の動作を正常に行わせることができる。 - 特許庁 - Data read from an optical disk 10 and prefetched cache data are temporarily stored in a buffer memory 38.
光ディスク１０から読み出したデータ及び先読みしたキャッシュデータをバッファメモリ３８に一時保存する。 - 特許庁 - A counting mechanism is inserted into the helper thread and the counting mechanism is inserted into a main thread, to help ensure the prefetched data is not removed from a cache before the main thread is able to take advantage of the prefetched data.
プリフェッチされたデータをメインスレッドが利用可能になる前にプリフェッチされたデータがキャッシュから削除されないようにすべく、カウントメカニズムがヘルパースレッドに挿入され、かつカウントメカニズムがメインスレッドに挿入される。 - 特許庁 - The unresolved branch in the unsettled line M is resolved before the line M+1 is prefetched from the main memory.
未決のラインＭにおける未解決のブランチは、ラインＭ＋１がメイン・メモリからプリフェッチされる前に解決される。 - 特許庁 - User-requesting URL information is registered beforehand into a prefetched Web page information registration DB 14b of a server apparatus 10 for every client device 20.
サーバ装置10の先読みWebページ情報登録DB14bにクライアント装置20毎のユーザ所望URL情報を予め登録する。 - 特許庁 - The reading section 350 prefetches data from the recording medium by receiving the prefetch instruction and writes the prefetched data into the memory device.
読出部３５０は、先読み指示を受けて記録媒体からデータを先読みし、メモリ装置に先読みしたデータを書き込む。 - 特許庁 - As for variation pattern types not to be prefetched, different determination values are allocated according to the number of reserves.
先読み予告の対象とならない変動パターン種別については保留記憶数に応じて異なる判定値を割振る。 - 特許庁 - In the execution of the temporary program, the number N of blocks to be prefetched within a time for current distribution processing is obtained (S15), distance of a movement command in each block is integrated until the number N of blocks to be prefetched is reached to obtain an integrated moving distance L (S7 to S10).
この仮プログラム実行では、現在分配処理中の時間内で先読み可能なブロック数Ｎを求め（Ｓ１５）、この先読み可能なブロック数Ｎになるまで各ブロックでの移動指令の距離を積算し積算移動距離Ｌを求める（Ｓ７〜Ｓ１０）。 - 特許庁 - A target instruction for one block is started with a target address, and continued until count is achieved, and prefetched by the instruction cache of a processor.
ブロック１つ分のターゲット命令は、ターゲットアドレスから始まりカウントが達成されるまで継続し、プロセッサの命令キャッシュにプリフェッチされる。 - 特許庁 - The latest Web page according to the registered URL information is periodically prefetched and acquired, and stored in a screen cache data memory 14c in association with ID.
登録URL情報に従った最新Webページを定期的に先読み取得し、IDを対応付けて画面キャッシュデータメモリ14cに記憶させる。 - 特許庁 - To prevent prefetched data from being expelled from a cache before being used, when data which is not in the innermost loop is referred to.
最内側ループ中にないデータの参照に対して、プリフェッチしたデータが使用される前にキャッシュから追い出されるのを防止する。 - 特許庁 - The prediction logic is so arranged as to review a prefetched instruction to predict whether execution of the prefetched instruction will cause a change in instruction flow, and to indicate, to the prefetch unit, an address within the memory from which a next instruction should be retrieved when the change in instruction flow is anticipated.
この予測ロジックはプリフェッチされた命令の実行によって命令フローの変化が生じるかどうか、プリフェッチされた命令を検討し、変化を生じさせると予測された場合、次の命令を検索すべきメモリ内のアドレスをプリフェッチユニットに表示するようになっている。 - 特許庁 - Since an address to be prefetched next is previously set up, prefetch can be quickly started from the succeeding prefetch address at the time of detecting a page-over state.
予め次に先取りするべきアドレスを設定しておくことにより、ページオーバ検出時に次先取りアドレスから速やかに先取りを開始可能とする。 - 特許庁 - To provide a web information acquisition device having a prefetch proxy server that makes a prefetch request and quickly providing stored prefetched web information, in response to a request from a PC.
先読み代理サーバが先読み要求を行い、取得して蓄積した先読みＷＥＢ情報をＰＣからの要求に対して素早く提供する。 - 特許庁 - As for super ready-to-win B as a special variation pattern type to be prefetched, a common determination value is allocated regardless of the number of reserves.
そして、先読み判定の対象となる特別の変動パターン種別としてのスーパーリーチＢについては、保留記憶数に関わらず共通の判定値を割振る。 - 特許庁 - When the condition is satisfied, one or more instructions are prefetched to an instruction cache 104 of the CPU 102 by use of the address of the target instruction as a starting address.
条件が満たされたとき、ＣＰＵ１０２の命令キャッシュ１０４にターゲット命令のアドレスを開始アドレスとして１以上の命令をプリフェッチする。 - 特許庁 - The page is prefetched and kept in a standby page set with priority including a plurality of subsets, whereby the useful page is left ahead of non-useful pages.
ページは、複数のサブセットを含む優先順位付きのスタンバイページセットにプリフェッチして保持し、それによってより有用なページがより有用でないページに優先してメモリに残る。 - 特許庁 - To provide an optical disk playback device reducing the time to start data playback from the optical disk, while minimizing recording capacity of a memory which stores prefetched data.
先読みしたデータを格納するメモリの記録容量を最低限としつつ、光ディスクからのデータ再生開始までの時間を短縮する光ディスク再生装置を提供する。 - 特許庁 - If an unresolved branch exists in the unsettled line M, the line M+1 being predictive is prefetched not from the main memory but from the L2 cache to the L1 instruction cache.
未決のラインＭにおいて未解決のブランチが存在する場合、ラインＭ＋１は予測的であり、メイン・メモリからではなく、Ｌ２キャッシュからＬ１命令キャッシュにプリフェッチされる。 - 特許庁 - To provide a game machine that performs novel prefetch notice by associating start memory not to be prefetched during prefetch notice.
先読み予告を行う場合に、先読み対象の始動記憶以外の始動記憶を関連させることで、斬新な先読み予告を行うことが可能な遊技機を提供する。 - 特許庁 - When the predecoder 14 detects an instruction for executing a microcommand, the instruction of the microcommand is prefetched by a prefetcher 15-1 for a microprogram and predecoded by a predecoder 16-1.
プリデコーダ１４でマクロコマンドを実行するインストラクションを検出した場合には、そのマクロコマンドのインストラクションをマクロプログラム用のプリフェッチャ１５_-iにプリフェッチし、プリデコーダ１６_-iでプリデコードしておく。 - 特許庁 - A prefetch instruction defined by an instruction code for designating the fields of a target, count, cache level, flash, and trace is inserted into a location in a program preceded by an instruction to be prefetched.
ターゲット、カウント、キャッシュレベル、フラッシュおよびトレースのフィールドを指定する命令コードによって定義されるプリフェッチ命令は、プリフェッチされる命令に先行するプログラム中のロケーションに挿入される。 - 特許庁 - Since the central processing unit continuously executes a prefetched main routine while the interruption controlling part is waiting, it is possible to conceal time needed to fetch the interruption processing routine.
割り込み制御部が待機している間に中央処理装置はプリフェッチされた主ルーチンを継続して実行しているため、割り込み処理ルーチンのフェッチに必要な時間を隠蔽することが出来る。 - 特許庁 - In order to prevent appropriate cache data from being replaced with an instruction prefetched based on an erroneously predicted branch, in the case of a cache miss, prefetch can be stopped in accordance with the weakly weighted prediction.
適切なキャッシュデータが誤予測された分岐に基づいてプリフェッチされた命令に置き換えられるのを回避するため、キャッシュミスの場合は弱い重み付き予測に応じてプリフェッチを停止させることができる。 - 特許庁 - During execution of a cache line (current line) including an instruction to be executed, both a cache line (next line) following the above cache line and a cache line (branch destination line) including the branch destination instruction of a branch instruction included in the current line are prefetched to an instruction cache.
実行対象となっている命令を含むキャッシュライン（現ライン）の実行中に、それに続くキャッシュライン（ネクストライン）および現ラインに含まれる分岐命令の分岐先命令を含むキャッシュライン（分岐先ライン）の両者を命令キャッシュにプリフェッチする。 - 特許庁 - To provide a device and a method for prefetching instructions for reducing delay caused by a branch prediction error by continuously prefetching instructions according to conditions when the conditions are fixed at the time point when a conditional branch instruction is prefetched.
条件分岐命令をプリフェッチした時点において、条件が確定していれば、その条件に従って命令のプリフェッチを続けることで、分岐予測ミスによる遅延を少なくする命令プリフェッチ装置、および命令プリフェッチ方法を提供する。 - 特許庁 - An information processor is provided, which has a prefetch buffer (103) for fetching an instruction with a width more than twice the instruction length and for storing the prefetched instruction; a decoder (105) for decoding the instruction stored in the prefetch buffer; and a computing element (107) for executing a decoded instruction.
命令長の２倍以上の幅で命令を取り込み、プリフェッチした命令を蓄えておくプリフェッチバッファ（１０３）と、プリフェッチバッファに蓄えられた命令をデコードするためのデコーダ（１０５）と、デコードされた命令を実行するための演算器（１０７）とを有する情報処理装置が提供される。 - 特許庁 - A prefetch execution judging deciding device 80 and a prefetch executing device 90 execute the prefetch to the cache about a block to be prefetched to a certain block on confirming that a prefetch flag to the block in the address array 100 is valid in the case of cache access for the block.
先取り実施判定器８０および先取り実施器９０は、あるブロックについてのキャッシュアクセス時に、アドレスアレイ１００中の当該ブロックに対する先取りフラグが有効なことを確認した上で当該ブロックに対する先取り対象ブロックについてのキャッシュへの先取りを実施する。 - 特許庁 - A customer window terminal 13 fetches information related with the contents of a maintenance service, and transmits it to a point management server 11, and the point management server 11 calculates a point value to be applied according to the contents of the prefetched maintenance service, and updates the stored point value for each customer.
顧客窓口端末１３が、保守サービスの内容に関する情報を取込んでポイント管理サーバ１１に送信し、当該ポイント管理サーバ１１が、先に取り込まれた保守サービスの内容に応じて付与されるポイント値を算出し、顧客毎に蓄積されたポイント値を更新する。 - 特許庁 - To provide a method and circuit for driving a quad data rate synchronous SRAM which can perform the read/write operation in one cycle in a QDR device in which the read/write operation are completely independently performed in a double data rate type and which can read data in a burst length according to one address variation by using a prefetched method in the read operation.
リードとライトが完全に独立的にダブルデータレート形式で動くＱＤＲ素子において１つのサイクルでリードとライトが可能であり、リード時にプリフェッチ形式を適用し、一回のアドレス変化でバースト長に合わせてデータを読み込むことができるクワッドデータレートシンクロナスＳＲＡＭの駆動方法及び駆動回路を提供する。 - 特許庁 - In a data processor is disclosed which performs collation processing on data representing an input image by parameters held in a parameter holding means, the data processor holds the result of collation processing, which determines whether parameters for use in the next collation processing are to be prefetched, according to the held result of collation processing and acquires parameters for use in the next collation processing, on the basis of the result of the determination.
入力画像を示すデータに対してパラメータ保持手段に保持されたパラメータによる照合処理を行なうデータ処理装置において、照合処理の結果を保持し、保持された照合処理の結果に応じて、次の照合処理に使用されるパラメータをプリフェッチするか否かを判定し、判定の結果に基づいて次の照合処理に使用されるパラメータを取得する。 - 特許庁 - From the user-based access characteristic data, a determination is made whether or not to prefetch contents of any link destination designated by link information included in the contents acquired from the WWW server device, and if a prefetch of contents of any link destination is determined, the contents of the link destination are prefetched and stored in a cache storage means 60 arranged in the personal WWW proxy part 50.
ＷＷＷサーバ装置から取得したコンテンツに含まれたリンク情報が指定するいずれかのリンク先のコンテンツを先読みすべきか否かを上記ユーザ別アクセス特性データに基づいて判別し、いずれかのリンク先のコンテンツが先読みすべきと判別されたとき、当該リンク先のコンテンツを先読みし、個人用ＷＷＷプロキシ部５０に設けられたキャッシュ用記憶手段６０内に記憶する。 - 特許庁 - A cache controller includes a hit rate acquisition means for determining whether programs requested by a processor have been prefetched to a cache memory to acquire a hit rate, and a prefetch control means for specifying a program requested by the processor when the hit rate falls below a predetermined threshold and prefetching the program to the cache memory before the next period when the hit rate is expected to fall below the predetermined threshold.
キャッシュ制御装置において、プロセッサによる要求プログラムが、キャッシュメモリにプリフェッチされているかどうかを判定し、ヒット率を取得するヒット率取得手段と、該ヒット率が所定の閾値を下回った際に前記プロセッサが要求したプログラムを特定し、該プログラムをヒット率が前記所定の閾値を下回る次の推定周期より前に、前記キャッシュメモリにプリフェッチするプリフェッチ制御手段とを有する。 - 特許庁 - This graphics processor is provided with: a rasterizer for outputting fragment information while rendering data in an i-th span (i is a natural number); a processor for outputting coordinates calculated by calculating coordinates of the first data in an (i+1)-th span based on the fragment information outputted from the rasterizer; a cache memory for storing data corresponding to the calculated coordinates output from the processor and prefetched from an external memory device.
グラフィックス処理装置は、i(iは自然数)番目スパンのデータをレンダリングしながらフラグメント情報を出力するラスタライザとラスタライザから出力されたフラグメント情報に基づいて(i+1)番目スパンの一番目データの座標を計算して、計算された座標を出力するためのプロセッサとプロセッサから出力された前記計算された座標に相応し、外部メモリ装置からプリフェッチされたデータを貯蔵するためのキャッシュメモリとを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
