The addresses of branch instructions which were executed in the past and a history counter are recorded in a branch information RAM 13 and when a branch instruction is detected at instruction fetchtime, a predicted branch-destination address is set in a programfetch counter 8 by the branch information RAM 13 and a large/small decision circuit 17. 過去に実行された分岐命令のアドレスと履歴カウンタを分岐情報RAM13に記録し、命令フェッチ時に分岐命令を検出したときに、予測された分岐先アドレスを分岐情報RAM13と大小判定回路17でプログラムフェッチカウンタ8に設定する。 - 特許庁
After the storage of instruction code to the repeat buffer 14 is completed, supply of instruction code from the repeat buffer 14 to an instruction fetch unit 18 is performed every time when the program execution is returned to the head of the repeat block by repetition of the repeat block. リピートバッファ14への命令コードの格納を終了した後は、リピートブロックの反復により、リピートブロックの先頭にプログラム実行が戻るたびに、命令フェッチユニット18にリピートバッファ14から命令コードを供給する構成とされている。 - 特許庁
An interrupt control part 10 increases, when the interrupt retention signal is outputted by the execution part 8 at the point of time when an interrupt request occurs, the fetch address value of instruction to the interrupt processing program 20 according to the output period of the signal. 割込み制御部10は、割込み要求が発生した時点で実行部8より割込み保留信号が出力されていると、その信号の出力期間に応じて、割込み処理プログラム20に対する命令のフェッチアドレス値を増加させる。 - 特許庁