PROGRAMMABLESIGNAL PROCESSING CELL AND PROGRAMMABLESIGNALPROCESSOR プログラム可能な信号処理セルおよびプログラム可能な信号処理装置 - 特許庁
PROGRAMMABLE LIGHT SIGNALPROCESSOR AND METHOD FOR CONTROLLING PROGRAMMABLE LIGHT SIGNALPROCESSOR プログラマブル光信号処理装置およびプログラマブル光信号処理装置の制御方法 - 特許庁
To provide an emulation device having a processor core being a programmable digital signalprocessor. プログラマブルデジタル信号プロセッサであるプロセッサコアを有するエミュレーション装置を得る。 - 特許庁
Further, an image processor 60 is connected to the programmablesignalprocessor 20. 加えてプログラマブル信号処理装置20に画像信号処理装置60を接続しする。 - 特許庁
The Motorola DSP56001 is a fully programmable 24-bit digital signalprocessor found in Atari Falcon030-compatible computers.
Motorola DSP56001 は、Atari Falcon030 互換のコンピュータで使われているフルプログラマブルな 24 ビットのデジタルシグナルプロセッサーである。 - JM
The software radio equipment 1 comprises a central control signalprocessor 10, a programmablesignalprocessor 20, and a radio communication board 30, wherein the central control signalprocessor 10 includes a plurality of CPUs 11 and 12 and the programmablesignalprocessor 20 includes a plurality of FPGA groups 21 and 22. 中央制御信号処理装置10及びプログラマブル信号処理装置20、無線通信ボード30からソフトウェア無線機1を構成し、中央制御信号処理装置10には複数のCPU11・12を、プログラマブル信号処理装置20には複数のFPGA群21・22をそれぞれ備える。 - 特許庁
To provide a programmable light signalprocessor capable of reducing the electric power consumption of a heater down to requisite minimum and a method for controlling the programmable light signalprocessor. 本発明は、ヒータの消費電力量を必要最小限の消費電力まで削減することができるプログラマブル光信号処理装置およびプログラマブル光信号処理装置の制御方法を提供することにある。 - 特許庁
To provide an electronic system provided with an instruction programmableprocessor like a digital signalprocessor provided with a primary program cache memory and an instruction buffer sub system 40. 1次のプログラム・キャッシュ・メモリおよび命令バッファ・サブシステム40を有する、ディジタル信号プロセッサのような命令プログラマブル・プロセッサを含む電子システムを提供する。 - 特許庁
A processor (100) being a programmable digital signal processor(DSP) which gives high code density and simple programming and has a variable instruction length is provided. 高コード密度と平易プログラミングを与える、可変命令長を持つプログラム可能なデジタル信号プロセッサ(DSP)である、プロセッサ(100)が設けられている。 - 特許庁
To obtain a signalprocessor in small circuit scale by storing a program for digital signal processor(DSP) and a program for programmable logic device(PLD) in one program memory concerning the signalprocessor composed of a DSP and a PLD. 本発明はDSPおよびPLDからなる信号処理装置に関し、DSP用のプログラムとPLD用のプログラムを1つのプログラムメモリに格納することにより、回路規模の小さな信号処理装置を実現することを目的とする。 - 特許庁
A PLD(programmable logic device) device 104 monitors the reception of a trigger packet, and upon receiving the trigger packet, outputs an enabling signal to a micro processor 105. PLDデバイス104はトリガパケットの受信を監視し、トリガパケットを受信すると、マイクロプロセッサ105へイネーブル信号を出力する。 - 特許庁
To provide a programmable digital signal processor(DSP) of low power consumption and high efficiency having a variable instruction length and facilitated in programming. 可変命令長を有し、プログラミングが容易な低消費電力かつ高効率のプログラムラマブル・ディジタル信号プロセッサ(DSP)を提供する。 - 特許庁
The sound processing module 14 includes a programmable interface 18, a mechanical interface unit 20, a digital signalprocessor 24, a CODEC 28, and a memory element 30. また、この方法は、前述の音声信号と選択された音響効果との統合を反映する出力(40)を生成するステップを含む。 - 特許庁
The portion of a conventional RFID reader/writer which is achieved by a DSP (Digital Signal Processor) or FPGA (Field Programmable Gate Array) is directly shifted to the server and the process is executed. 本発明では、従来のRFIDリーダライタ中で、DSP又はFPGAで実現されている部分をそのままサーバに移して実行させる。 - 特許庁
To provide a data transmitting/receiving system capable of performing programmable control and having flexibility in a service condition in performing delivery of data between a CPU and a DSP (digital signal processor). CPUとDSPとの間でデータの受け渡しを行う場合にプログラマブルな制御が可能で使用状況等に柔軟性を有するデータ送受信システムを提供する。 - 特許庁
To provide The method and device for reducing the power consumption of a programmable digital signal processor(DSP) exclusive for a radio telephone or control and improving the execution efficiency of DSP algorithm. 無線電話用や制御専用のプログラマブル・ディジタル信号プロセッサ(DSP)の電力消費を低くし、DSPアルゴリズムの実行の効率を高める方法と装置を提供する。 - 特許庁
This programmable controller 1 is provided with a memory 3 for storing a program and data; a processor 2 for executing the program stored in the memory 3; and a bus selection circuit 4 for switching the on/off of the connection of the bus signal of the memory 3 and the processor 2. プログラムおよびデータを格納するメモリ3と、メモリ3に格納されたプログラムを実行するプロセッサ2とを備えたプログラマブルコントローラ1において、メモリ3とプロセッサ2のバス信号の接続のオン/オフを切り替えるバス選択回路4を備える。 - 特許庁
Then a status signal from a low-order processor is received and a DMA controller having a large capacity of transfer data memory executes the compression and development of transfer data, a programmable load distribution and the load distribution in accordance with the working situation of the low-order processor. そこでは、下位プロセッサからのstatus信号を受け、大容量の転送データ用メモリを持つDMAコントローラによって、転送データの圧縮・展開、プログラマブルな負荷分散、下位のプロセッサの稼働状況に応じた負荷分散が行われる。 - 特許庁
A program and an adjustable digital signalprocessor 104 are used instead of a conventional analog charge pump and a loop filter to constitute a filter element 102 on the programmable logic device (PLD). 従来のアナログチャージポンプおよびループフィルタの代わりに、プログラムおよび調整が可能なデジタル信号プロセッサ104を使用してフィルタエレメント102をプログラマブルロジックデバイス(PLD)上に構成する。 - 特許庁
A programmable controller (126) for a fire suppression system includes: a rewritable memory module (260); a processor module (262); multiple sensor input parts (210, 212, 214, 216, 218, 222, 272); and multiple control signal output parts (230, 232, 236, 238, 240, 242, 250, 274). 防火システム用のプログラム可能な制御装置(126)は、書き換え可能なメモリモジュール(260)およびプロセッサモジュール(262)、並びに複数のセンサ入力部(210,212,214,216,218,222,272)および制御信号出力部(230,232,236,238,240,242,250,274)を含む。 - 特許庁
The digital filter may be realized by using a programmable logic device such as a digital signalprocessor 75 or by using exclusive logic circuits including adders 44, 48, 50, 54, 58, 62, 66, 70, 72 and shifters 46, 52, 56, 60, 64. ディジタルフィルタは、ディジタル信号プロセッサ(75)などのプログラム可能な論理デバイスにより、または加算器(44、48、50、54、58、62、66、70、72)とシフタ(46、52、56、60、64)を含む専用の論理により実現してよい。 - 特許庁
The digital equipment system is constituted by connecting pieces of digital equipment 5, 6, 7, 8 with a signalprocessor 2 by a network 3, a signal processing means 2 can be changed to information processing functions according to each piece of the digital equipment 5, 6, 7, 8 by a programmablesignal to be transmitted via the network 3, and the information processing functions can be updated in the system. ディジタル機器5,6,7,8と信号処理装置2とがネットワーク3で接続されて構成されており、信号処理手段2は、ネットワーク3を介して送信されるプログラマブル信号により、各ディジタル機器5,6,7,8に応じた情報処理機能に変更可能であり、また情報処理機能を更新可能である、ディジタル機器システム。 - 特許庁
At least one programmable connection constituting module 6 for sending the necessary information about the type and function of the signal transmitter or signal receiver 5 connected with the corresponding connecting points 4 to a control processor 2 through a bus system 7 can be allocated to each connecting point 4 during service on the input/output module. これは、入出力モジュール上の使用中の各接続点4に対して、対応する接続点4に接続された信号発信器または信号受信器5のタイプと機能とに関する必要な情報を、バスシステム7を介して制御プロセッサ2に渡す少なくとも一つのプログラマブル接続構成モジュール6を割り当てることができる。 - 特許庁
The compression/coding means and the transmission/ coding means provided within the picture transmission unit 200-1 each has a rewritable nonvolatile memory for storing programs with procedures corresponding to the coding format and the communication protocol respectively, a digital signalprocessor which executes signal processing according to the program stored in the memory, and a field programmable logic array which executes logical operation according to set logic conditions. 映像伝送ユニット200−1内に設けられる画像圧縮符号化手段と伝送符号化手段は、例えば、書き換え可能な不揮発性メモリに格納されたプログラムによって信号処理を行うディジタル信号プロセッサと、設定された論理条件で演算処理を行うフィールド・プログラマブル・ロジック・アレイとで構成されている。 - 特許庁
This device has an ultrasonic surgical hand piece, a console having a digital signal processor(DSP), an electric connection means for connecting these hand piece and console, and a storage device such as an EEPROM(an electric erasing programmable read-only memory), arranged in the electric connection means or the hand piece. 超音波外科ハンド・ピース、デジタル信号プロセッサ(DSP)を有するコンソール、これらのハンド・ピースおよびコンソールを接続している電気的接続手段、及び当該電気的接続手段またはハンド・ピース内に配置されているEEPROM(電気的消去プログラム可能な読出し専用メモリ)等の記憶装置を備えている。 - 特許庁
Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved.