「pseudorandom sequence」を含む例文一覧(8)
- SELF-SYNCHRONIZING PSEUDORANDOM BIT SEQUENCE CHECKER
自己同期型擬似ランダム・ビット・シーケンス・チェッカ - 特許庁 - A switch selects one of the upconverted signals in accordance with a deterministic pseudorandom sequence.
スイッチは決定論的な疑似ランダムシーケンスに従って信号の１つを選択する。 - 特許庁 - To provide self-synchronizing techniques for checking the accuracy of a pseudorandom bit sequence (PRBS).
擬似ランダム・ビット・シーケンス（ＰＲＢＳ）の確度を検査する自己同期技術を提供する。 - 特許庁 - The waveforms of the signal voltages applied are generated from an M-series (maximum length code) pseudorandom number bits sequence.
印加する信号電圧の波形は、Ｍ系列の擬似乱数ビット列から生成する。 - 特許庁 - A bit string for a matrix element generating part 15 generates the sequence of '0' and '1' with a pseudorandom number and stores the sequence in a bit string storing part 14.
行列要素用ビット列生成部１５では、疑似乱数により“０”と“１”のシーケンスを生成し、ビット列記憶部１４に記憶させる。 - 特許庁 - The demodulated signal point is inputted to a variation detecting section 106 and an alternating pattern or a pseudorandom sequence is detected by detecting variation of the signal point.
復調された信号点は、変化検出部１０６に入力され、信号点の変化を検出することで交互パターンや疑似ランダムシーケンスの検出を行う。 - 特許庁 - The second adder 43 generates a pseudorandom data sequence, the average value of which is the value of the fractional part data by adding the fractional part data F to an output of the first adder 41 and sends the data sequence to a delta-sigma modulator 44.
第２の加算器４３では、分数部データＦと第１の加算器４１の出力が加算されることで、平均値が分数部データの値で且つ擬似的にランダムなデータ系列が生成され、それがデルタシグマ変調器４４に送られる。 - 特許庁 - This pseudorandom number generator of the present invention has a state storage unit having 2 blocks (n bits per block) of capacity and a buffer having a capacity of a plurality of blocks, and mixes their contents to obtain a random number sequence.
本発明は、2ブロック(１ブロックはnビット)の容量のステート記憶部と複数ブロックの容量のバッファとを有し、これらの内容を攪拌し、乱数列を得る疑似乱数生成装置である。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
