「pulldown」を含む例文一覧(67)
＜前へ 1 2- A resistor for PULLUP/PULLDOWN is connected to a connection part between the analog part and a digital part, and a function for forcibly setting potential in the connection part in a high impedance time to an intermediate potential is provided.
アナログ部とデジタル部の接続部分にＰＵＬＬＵＰ・ＰＵＬＬＤＯＷＮ用の抵抗を接続し、ハイインピーダンス時の接続部分の電位を、強制的に中間電位にする機能を有している。 - 特許庁 - To provide a telecine system discrimination device which is equipped with a common signal processing unit that processes signals of pulldown systems of different types in a large proportion thereof, is simple in constitution, has a high detection capability, and is set equal in various detection sensitivity.
異なる種類のプルダウン方式の各信号を処理する共通信号処理部の割合が大きく構成が簡単、高い検出能力、各種類の検出感度が同一となるものとする。 - 特許庁 - To provide a video processor which minimizes an object area for excluding application of cinema mode IP conversion to a pulldown video image on which caption is superposed to attain higher image quality.
字幕の重畳されたプルダウン映像に対して、シネマモードＩＰ変換の適用を除外する対象領域を最小限に抑え、高画質化を実現可能な映像処理装置を提供する。 - 特許庁 - The sense amplifier 400 includes; a pair of input bit lines 411 and 412; a pair of output data lines 421 and 422; a pair of bit line transistors 461 and 462; and a pair of data line pulldown transistors 441 and 442.
センス増幅器４００は、一対の入力ビットライン４１１、４１２と、一対の出力データライン４２１、４２２と、一対のビットライントランジスタ４６１、４６２と、一対のデータラインプルダウントランジスタ４４１、４４２とを含む。 - 特許庁 - To solve such problems of 3:2 pulldown used when displaying a video signal of movie picture of 24 Hz by 60 Hz that it causes unnatural movement because the video signal is displayed at non-uniform intervals for the 24 Hz, and that the movie mood is lost in film de-judder when a conventional frame rate is used.
映画の２４Ｈｚの映像信号を６０Ｈｚで表示する際に用いられる３：２プルダウンは、２４Ｈｚに対して不均一な間隔で表示が行われるため動きに不自然さが生じる。 - 特許庁 - An interpolation circuit 7 uses a motion vector information from a motion vector detector 6 and the pulldown phase information to convert a frame frequency of the progressive signal using a frame frequency converting method according to the telecine judgement information.
内挿回路７は動きベクトル検出回路６からの動きベクトル情報とプルダウン位相情報とを用い、テレシネ判定情報に応じたフレーム周波数変換方法によってプログレッシブ信号のフレーム周波数を変換する。 - 特許庁 - The video ID signal detection device 102 detects a video ID signal VID from a video signal VS and outputs the detected video ID signal VID to the pulldown information correction device 103 through an output terminal 309.
ビデオＩＤ信号検出装置１０２は、映像信号ＶＳよりビデオＩＤ信号ＶＩＤを検出し、検出したビデオＩＤ信号ＶＩＤを出力端子３０９を介してプルダウン情報補正装置１０３へ出力する。 - 特許庁 - When moving image data read from the DVD are a film movie whose frame rate is 24 (fps), a frame rate converting part 22 converts the 24 (fps) into 72 (fps) that is three times as much as the 24 (fps) without performing 2-3 pulldown system telecine conversion.
フレームレート変換部２２は、ＤＶＤから読み出された動画像データが、フレームレートが２４（ｆｐｓ）のフィルム映画であるときに、２−３プルダウン方式テレシネ変換を行わずに、２４（ｆｐｓ）の３倍の７２（ｆｐｓ）に変換する。 - 特許庁 - To provide a chisel for hydraulic breaker intstalled on a power shovel and provide a hydraulic breaker equipped with the mentioned chisel whereby it is possible to perform effective crushing operation in excavation of a ditch having vertical wall surfaces or pulldown of a concrete building.
垂直な壁面を有する溝の掘削やコンクリート建造物の解体などの破砕作業をパワーショベルに装備した油圧ブレーカーによって所望に、しかも能率よく破砕可能なブレーカー用たがね、およびこれを用いた油圧ブレーカーを提供する。 - 特許庁 - At pulldown time, the refrigerant chiller unit 8 is operated, and the secondary refrigerant is cooled up to a prescribed temperature, and when reaching the prescribed temperature, operation of the refrigerant chiller unit 8 is stopped, and the Stirling refrigerator unit 4 is controlled so as to operate.
そして、プルダウンする際には、冷媒チラーユニット８を運転して所定温度まで２次冷媒を冷却し、当該所定温度に達すると冷媒チラーユニット８の運転を停止してスターリング冷凍機ユニット４を運転するように制御する。 - 特許庁 - A 2-3 pulldown unit 110 periodically generates picture data with 2 or 3 fields from one frame in video image data with 24 frames/sec so as to generate data with 60 fields/sec, which is compressed/encoded in a MPEG unit 111.
１秒当たり２４フレームの動画像データを２−３プルダウン部１１０にて１フレームを２フィールドと３フィールドのピクチャデータを周期的に生成し、１秒当たり６０フィールドのデータを生成し、ＭＰＥＧ部１１１にて圧縮符号化する。 - 特許庁 - The sense amplifier 600 includes; a pair of input bit lines 611 and 612; a pair of output data lines 621 and 622; a pair of bit line transistors 661 and 662; a pair of data line pulldown transistors 641 and 642; and a pair of first precharge circuits (635 and 636).
センス増幅器６００は、一対の入力ビットライン６１１、６１２と、一対の出力データライン６２１、６２２と、一対のビットライントランジスタ６６１、６６２と、一対のデータラインプルダウントランジスタ６４１、６４２と、一対の第１のプリチャージ回路（６３５、６３６）とを含む。 - 特許庁 - The SOI sense amplifier 300 includes; a pair of input bit lines 311 and 312; a pair of output data lines 321 and 322; a pair of bit line transistors 361 and 362; a pair of data line pulldown transistors 341 and 342; and a pair of precharge circuits (333 and 334).
ＳＯＩセンス増幅器３００は、一対の入力ビットライン３１１、３１２と、一対の出力データライン３２１、３２２と、一対のビットライントランジスタ３６１、３６２と、一対のデータラインプルダウントランジスタ３４１、３４２と、一対のプリチャージ回路（３３３、３３４）とを含む。 - 特許庁 - To exactly detect whether or not an input video signal is a 2-2 pulldown signal without being affected by a still scene, etc.
この発明は、静止シーン等に影響されることなく、入力された映像信号が２−２プルダウン信号であるか否かを正確に検出することができるようにした２−２プルダウン信号検出装置及び２−２プルダウン信号検出方法を提供することを目的としている。 - 特許庁 - To provide a video signal processor, capable of preventing degradation of image quality due to a combing phenomenon by eliminating misdetections in sequential detection in processing for converting an interrace scan video signal converted with a 2-3 or 2-2 pulldown system to a progressive scan video signal, a video signal processing method, and to provide a video signal display device.
２−３及び２−２プルダウン方式で変換された飛び越し走査映像信号を順次走査映像信号に変換する処理において、シーケンス検出の誤検出をなくし、コーミング現象による画質劣化を防止できる映像信号処理装置、処理方法、映像信号表示装置を提供する。 - 特許庁 - In order to equalize the deviation width from the moving trajectory of an object (=the moving trajectory of sight line) estimated from the motion vector, an interpolation frame is generated using a motion vector detected in some frames exceeding the deviation width, out of the frames used in the 3:2 pulldown.
２４Ｈｚの映像信号を６０Ｈｚで表示する際、２４Ｈｚの映像から動きベクトルを検出し、この動きベクトルから推定される物体の移動軌跡（＝視線の移動軌跡）からのずれ幅を均等にするために、３：２プルダウンで用いられるフレームのうち、このずれ幅を超えた一部のフレームに検出した動きベクトルを用いた補間フレームを生成する。 - 特許庁 - An output stage 123 includes two transistors (switching transistor T3 and biasing transistor T4) coupled in series in a pullup current path between a VDDA node and an output node, and also includes two transistors (switching transistor T1 and biasing transistor T2) coupled in series in a pulldown current path between the output node and a ground node.
出力段１２３は、ＶＤＤＡノードと出力ノードとの間のプルアップ電流経路内において直列に結合された２つのトランジスタ（スイッチングトランジスタＴ３及びバイアシングトランジスタＴ４）を含み、前記出力ノードと接地ノードとの間のプルダウン電流経路内において直列に結合された２つのトランジスタ（スイッチングトランジスタＴ１及びバイアシングトランジスタＴ２）も含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
