「reference node」を含む例文一覧(356)

＜前へ 1 2 3 4 5 6 7 8 次へ＞
  • When transmitting a packet, a node device 100 corrects a time of the own node device 100 based on a time obtained by adding a transmission delay time to a reference time included in the packet.
    ノード装置１００は、パケットを送信する場合に、パケットに含まれる基準時間と伝送遅延時間を加算した時間を基にして、自ノード装置１００の時間を補正する。 - 特許庁
  • Reference voltage pulse is selectively applied to a pixel input node that is capacitively coupled to the floating plate, which in turn is capacitively coupled to the input node of a charge integrator.
    基準電圧パルスが電荷積分器の入力ノードへ容量的に結合されているフローティングプレートへ容量的に結合されているピクセル入力ノードへ選択的に印加される。 - 特許庁
  • First, a position and/or a direction of at least one predetermined first node among the plurality of nodes are determined, and then a position and/or a direction of at least one predetermined second node among the plurality of nodes are determined based on the position and/or the direction of the first node and reference posture information representing a reference posture of the object.
    まず、複数のノードのうちの所定の１以上の第１ノードの位置及び／または向きが決定され、つづいて、その第１ノードの位置及び／または向きと、オブジェクトの基準姿勢を示す基準姿勢情報とに基づいて、複数のノードのうちの所定の１以上の第２ノードの位置及び／または向きが決定される。 - 特許庁
  • Further, the electrooptical apparatus has a portion electrically connected to the first node and wired along a direction in which the data lines are extended, a reference potential signal line for supplying reference potential to the first node and a supply means for reading out a potential signal input to a pixel part and supplying the potential signal to the second node.
    更に、第１のノードに電気的に接続されると共にデータ線が延在する方向に沿って配線される部分を有し、第１のノードに基準電位を供給するための基準電位信号線と、第２のノードに画素部に入力された電位信号を読み出して供給する供給手段とを備える。 - 特許庁
  • When an update request 208 accompanied with a duplicate ID of a descendant of the reference point node 204 comes from a user, the document management server goes up the derivation relation tree 200b from the duplicate ID and registers update information to the reference point node found at first.
    基点ノード２０４の子孫の副本ＩＤを伴った更新要求２０８がユーザから来ると、文書管理サーバは、その副本ＩＤから派生関係ツリー２００ｂを遡り、最初に見つかった基点ノードに更新情報を登録する。 - 特許庁
  • A storage part 411 associates a node which manages data with propriety information showing the propriety of access to data belonging to the node, and associates the other nodes with reference information showing the node with which the propriety information is associated for storage.
    記憶部４１１はデータを管理するノードとこのノードに属するデータへのアクセスの可否を示す可否情報とを関連付け、また、他のノードと可否情報が関連付けられているノードを指し示す参照情報とを関連付けて記憶する。 - 特許庁
  • The query is configured of a retrieval pattern, a pivot (node as the reference of retrieval pattern extension), the maximum depth difference in the case of retrieving an extended node form the pivot, the maximum number of extended nodes to be presented in the order of frequency and a flag designating whether to retrieve the high rank node.
    クエリは、検索パターン、ピボット（検索パターン拡張の基準とするノード）、ピボットから拡張ノードを探す際の最大depth差、頻度順に提示する拡張ノードの最大数、及び上位ノードを探すかどうかを指定するフラグから構成される。 - 特許庁
  • The page buffer circuit includes a cache latch circuit including first and second cache latch nodes, a switch circuit for selectively connecting the second cache latch node to the latch input node, and a shared sense circuit connected between the latch input node and a reference potential.
    ページバッファ回路はまた、第１及び第２キャッシュラッチノードを含むキャッシュラッチ回路と、ラッチ入力ノードに第２キャッシュラッチノードを選択的に連結するスィッチ回路と、ラッチ入力ノードと参照電位との間に連結された共有感知回路を含む。 - 特許庁
  • A startup circuit is utilized in order to provide a fast setting time of the reference node appearing at the input of the sense amplifier.
    センスアンプの入力に表われる基準信号の高速の安定化時間を与えるためにスタートアップ回路が使用される。 - 特許庁
  • Furthermore, the switching nodes M3, M6, and M11 store path information that denote cross-reference among a plurality of ports and destination node addresses.
    また、スイッチングノードＭ３、Ｍ６、Ｍ１１は、複数のポートと宛て先のノードアドレスとの関係を示す経路情報を記憶する。 - 特許庁
  • The current source 18 is provided between the coupling node of the sources of the FET 1 and the FET 2 and a reference potential line VSS.
    電流源１８は、ＦＥＴ１およびＦＥＴ２のソースとの結合ノードと基準電位線ＶＳＳとの間に設けられる。 - 特許庁
  • Click the Libraries node and remove entries in the Compile window that have a yellow-badged icon next to the invalid library reference.
    「ライブラリ」ノードをクリックし、「コンパイル」ウィンドウで、無効なライブラリ参照の横にある黄色のバッジアイコンの付いたエントリを削除します。 - NetBeans
  • You can solve this problem after dismissing this dialog box by right-clicking the project's node and choosing Resolve Reference Problems.
    このダイアログを閉じたあと、プロジェクトのノードを右クリックし、「参照の問題を解決」を選択すると、この問題を解決できます。 - NetBeans
  • A current control circuit (3) compares a reference voltage with the voltage of an output node (6) and controls a semiconductor switching element (2).
    電流制御回路（３）は、参照電圧と出力ノード（６）の電圧を比較し、半導体スイッチング素子（２）を制御する。 - 特許庁
  • Between the first resistor 136 and the first output current source circuit 124, a first voltage reference output node N3 is disposed for generating a first reference voltage Vref1.
    第１の抵抗器１３６と第１の出力電流源回路１２４との間に、第１の基準電圧Ｖｒｅｆ１を生成する第１の電圧基準出力ノードＮ３が配置される。 - 特許庁
  • During the writing to the E-FUSE element 101, a comparison portion 318 compares a voltage at a node FOC with a reference voltage VROP output from a reference voltage generating circuit 306.
    Ｅ−ＦＵＳＥ素子１０１に対する書込み時に、比較部３１８は、ノードＦＯＣの電圧と基準電圧生成回路３０６が出力する基準電圧ＶＲＯＰとを比較する。 - 特許庁
  • At the time of calling the function of a class 402 of a network node 4 by a class(module) 302 of a network node 3, the network node 3 acquires the function identification code(numeric value) of the function from an external reference table 310, and outputs the function identification code with an argument as a message to the network node 4.
    ネットワークノード３のクラス（モジュール）３０２において、ネットワークノード４のクラス４０２の関数（機能）の呼び出しを行うときに、ネットワークノード３は、外部参照テーブル３１０から当該関数の機能識別コード（数値）を得て、この機能識別コードが引数と共にメッセージとしてネットワークノード４に出力する。 - 特許庁
  • A UE (User Equipment) 20 compares a reception SIR (Signal to Interference power Ratio) of an outgoing reference signal from a handover source node-B 30 connected currently to a radio channel with a reception SIR of an outgoing reference signal from a handover destination node-B 31 that is about to perform handover.
    ＵＥ２０は、現在無線回線を接続中のハンドオーバ元Ｎｏｄｅ−Ｂ３０からの下り基準信号の受信ＳＩＲと、ハンドオーバを行おうとしているハンドオーバ先Ｎｏｄｅ−Ｂ３１からの下り基準信号の受信ＳＩＲとを比較する。 - 特許庁
  • In response to the request, when the terminal device transfers the reference value and the attribute value of the terminal device to the management node via the network, the reference value and the attribute value transferred from the terminal device are associated with each other to be stored in the storage device of the management node.
    要求に応答して、その端末機器の参照値及び属性値をその端末機器がネットワークを介して管理ノードに転送すると、端末機器から転送された参照値及び属性値を互いに関連付けて、管理ノードの記憶装置に記憶する。 - 特許庁
  • At the time of read-out operation of data, an access current Iac in accordance with a pass current of a selection memory cell and the prescribed reference current Ir are made to flow respectively in the node Nc and the node Nd by a current transmission circuit 50a and a reference current generation circuit 60.
    データ読出動作時には、電流伝達回路５０ａおよび基準電流発生回路６０によって、選択メモリセルの通過電流に応じたアクセス電流Ｉａｃおよび所定の基準電流Ｉｒが、ノードＮｃおよびＮｄにそれぞれ流される。 - 特許庁
  • When the read control signal CE is activated and made to 'H', the NMOSs 32, 33 are turned on, a reference current INR is made to flow in the NMOS 33 from a reference array 20 through the PMOS 31 being already turned on, and reference voltage REF is directly outputted to the reference node N20.
    読出制御信号ＣＥが活性化されて“Ｈ”になると、ＮＭＯＳ３２，３３がオンとなり、既にオンとなっているＰＭＯＳ３１を介して、ＮＭＯＳ３３に基準セルアレイ２０からの基準電流ＩＮＲが流れ込み、基準ノードＮ２に基準電圧ＲＥＦが直ちに出力される。 - 特許庁
  • Then, by applying data voltage Vdata to a data line X which is coupled in capacitance to the node N1, data writing is conducted to capacitors C1 and C2 connected to the node N1 using the offset level as a reference.
    つぎに、ノードＮ1と容量結合したデータ線Ｘにデータ電圧Ｖdataを供給することにより、ノードＮ1に接続されたキャパシタＣ1，Ｃ2に対して、オフセットレベルを基準としたデータの書き込みを行う。 - 特許庁
  • The device includes a processor configured to take at least signal quality between a relay node (RN) and an access node into consideration to calculate a cell quality ranking reference for a measured cell.
    リレーノード（ＲＮ）とアクセスノードとの間の少なくとも信号品質を考慮することによって、測定されたセルに対するセル品質順位付け基準を計算するように構成されたプロセッサを含む、デバイス。 - 特許庁
  • Then, by applying data voltage Vdata to a data line X which is coupled in capacitance to the node N1, data writing is conducted to capacitors C1 and C2 connected to the node N1 using the offset level as a reference.
    つぎに、ノードＮ1と容量結合したデータ線Ｘにデータ電圧Ｖdataを供給することにより、ノードＮ1に接続されたキャパシタＣ1，Ｃ2に対して、オフセットレベルを基準としたデータの書き込みを行う。 - 特許庁
  • The adjusted peak node output is generated for the fuel rods as a function of a reference peak node output, the first peaking coefficient, the second peaking coefficient and the third peaking coefficient.
    調節されたピークノード出力が基準ピークノード出力、第１のピ−キング係数、第２のピ−キング係数および第３のピ−キング係数の関数として前記燃料棒のために生成される。 - 特許庁
  • The first potential setting section 8 includes a first enhancement-type MOS transistor EP having a first conductive type, which is connected between a first reference potential node VDD and the intermediate potential node N1.
    第１の電位設定部８は、第１の基準電位ノードＶＤＤと中間電位ノードＮ１との間に接続された第１の導電型を有するエンハンスメント型の第１のＭＯＳトランジスタＥＰを含む。 - 特許庁
  • According to a comparison result between output voltage Vcpr of an output node 50 and reference voltage Vref, an amount of drive current of a drive transistor 46 for driving the output node 50 is adjusted.
    出力ノード（５０）の出力電圧（Ｖｃｐｒ）と基準電圧（Ｖｒｅｆ）との比較結果に従って、出力ノード（５０）を駆動するドライブトランジスタ（４６）の駆動電流量を調整する。 - 特許庁
  • A number-of-node-passings calculating portion 1a compares one of absolute coordinates of nodes derived based on presently inputted information from a navigation device 2 with the absolute coordinate of each node stored by the previous time, and determines a reference number of node passings imch0.
    ノード通過数演算部１ａにおいて、ナビゲーション装置２からの今回入力した情報に基づいて求めたノードの絶対座標のうちの１つと、前回までに記憶した各ノードの絶対座標と、を比較して基準となるノード通過数ｉmch0を求める。 - 特許庁
  • A current control transistor 316a and a current driver transistor 315 are serially connected between an external power supply node 300a and an internal power supply node 300c, and the conducted states thereof are controlled in accordance with a difference between a reference potential Vref independent of the external power supply potential and a potential of the internal power supply node.
    外部電源ノード300aと内部電源ノード300cとの間に直列に電流制御トランジスタ316aと電流ドライバトランジスタ315とを接続し、これらの導通状態を、外部電源電位と独立な基準電位Vrefと内部電源ノードの電位との差に応じて制御する。 - 特許庁
  • By going to links starting from each reference page, the device generates subtrees 65-1, 2, 3 with each page serving as a root node.
    また、装置は、各基準ページを起点としてリンクを辿っていくことで、各ページを根ノードとするサブツリー６５−１，２，３を作成する。 - 特許庁
  • In the map data, each of the links has reference information regarding a start point node, a next link in the same link string, and an upper link.
    この地図データでは、各リンクが、始点ノード、同一リンク列における次リンク、及び、上位リンクの各参照情報を有している。 - 特許庁
  • A dummy rail generating means drives the gate of the transmission transistor M1 to provide a PRAIL reference voltage which is lower than that of the 1st node.
    疑似レール生成手段は、伝送トランジスタＭ１のゲートを駆動し、第１のノードよりも低いＰ_ＲＡＩＬ基準電圧を提供する。 - 特許庁
  • An input node 118, connected to one of the electrode layers 57, is connected with drain or source of the reference transistor 106 to a gate of the amplification transistor 108.
    一つの電極層57に接続する入力ノード118は、基準トランジスタ106のドレインまたはソースと、増幅トランジスタ108のゲートに接続される。 - 特許庁
  • A reference voltage is applied to the positive input of the differential amplifier and an internal node voltage within the resistor divider network is fed back as the negative input.
    基準電圧が差動増幅器の正入力に印加され、抵抗分圧網の内部ノード電圧は、負入力として帰還される。 - 特許庁
  • The timing reference node may cooperate with the other mobile nodes based upon a timing source priority tree including levels defined by hop counts.
    タイミング基準ノードは、ホップカウントにより規定されるレベルを含むタイミングソース優先度ツリーに基づいて、他の移動ノードと協働してよい。 - 特許庁
  • A data detection circuit of a first node compares data which is input to the both direction data channel with a lot of reference voltages.
    前記第１ノードのデータ検出回路は、前記両方向データチャンネルに入力されたデータと多数の基準電圧とを比較する。 - 特許庁
  • Upon the receipt of the time-out notice, the priority discrimination section 2 decides the timing reference of its own node and informs the synchronization message notice section 1 about it.
    プライオリティ判定部２はタイムアウト通知を受取ると、自ノ−ドのタイミングレファレンスを決定して同期メッセージ通知部１に通知する。 - 特許庁
  • A node 10 of a cluster system 100 in performance configurations records existence information showing that its own node is normally operating in an existence information storage device 20 at reference destination under a normal operation, and notifies the other node of success/failure information showing the existence information storage device at the reference destination and the success/failure of recording of the existence information.
    本発明の実施形態にかかるクラスタシステム１００のノード１０は、正常動作中において、参照先の生存情報記憶装置２０に自ノードが正常動作中である旨を示す生存情報を記録し、参照先の生存情報記憶装置と生存情報の記録の成否とを示す成否情報を他のノードに通知する。 - 特許庁
  • The regulating equipment has a linear amplifier 14 that operates so as to receive the reference signal Vref, and supplying electric currents to the output node Vo can be carried out, if the reference signal Vref shows that the current voltage level at the output node Vo is lower than the desired voltage level at the output node Vo.
    前記調整装置は、前記基準信号Ｖｒｅｆを受け取るように動作する線形増幅器１４を有し、前記出力ノードＶｏにおける現在の電圧レベルが前記出力ノードＶｏにおける所望の電圧レベルよりも低いことを基準信号Ｖｒｅｆが示す場合に、前記出力ノードＶｏに電流を供給可能である。 - 特許庁
  • Reference circuits (A2, Q3, Q4) are provided with first and second resistive elements (RH, RL) for applying the reference current to the second input node (75) of the differential amplifier to provide a reference value to be compared with the sense current to determine the state of the memory cell (RM).
    基準回路(A2,Q3,Q4)は、差動増幅器の第2の入力ノード(75)に基準電流を加えるための第1と第2の抵抗素子(Ｒ_Ｈ,Ｒ_Ｌ)を備え、メモリセル(Ｒ_Ｍ)の状態を判定するためにセンス電流と比較される基準値を提供する。 - 特許庁
  • A voltage controlled current source circuit 300 is provided with a first reference current connected to a voltage control node 350, and a current input of a voltage controlled impedance circuit 330 is reproduced through a current mirror circuit 320 at the voltage control node 350 as a second reference current.
    電圧制御型カレントソース回路３００は、電圧制御ノード３５０に接続された第１基準電流を有し、電圧制御型インピーダンス回路３３０の電流入力３３１はカレントミラー回路３２０を介して電圧制御ノード３５０に第２基準電流として再生される。 - 特許庁
  • A BGR (band gap reference) type current generation circuit 100 uses a difference in voltage generated between the gate and the source of PMOS transistors 106 and 107 to adjust current flowing in a first current path and a second current path from a first node to a second node to a predetermined reference current.
    ＢＧＲ型電流発生回路１００は、ＰＭＯＳトランジスタ１０６、１０７のゲート・ソース間に生じる電圧の差を利用して、第１のノードから第２のノードに至る第１の電流経路と第２の電流経路とに流れる電流をそれぞれ所定の基準電流にする。 - 特許庁
  • An input diode 16 is provided in a direction where an anode is on the side of a reference voltage terminal 106, between a node N1, between the reverse flow preventing transistor 12 and the main transistor 10, and a reference voltage terminal 106.
    入力ダイオード１６は、逆流防止トランジスタ１２とメイントランジスタ１０の接続点Ｎ１と基準電圧端子１０６との間に、アノードが基準電圧端子１０６側となる向きで設けられる。 - 特許庁
  • In the resistance part 106, a reference gradation voltage is applied to a reference gradation voltage application node among a plurality of nodes interconnected via a signal path having a resistance component.
    そして、抵抗部１０６では、抵抗成分を有する信号経路を介して互いに接続された複数のノードのうち、基準階調電圧印加ノードに対して基準階調電圧が印加される。 - 特許庁
  • A reference spectrum (white noise) is transmitted from a transmitting node, a reception signal corresponding to the reference spectrum is analyzed in receiving nodes A, B and a signal attenuation amount is detected by each frequency.
    送信ノードから基準スペクトラム（ホワイトノイズ）を送信し、受信ノードＡ，Ｂにおいてその基準スペクトラムに対応する受信信号を解析して、周波数ごとの信号の減衰量を検出する。 - 特許庁
  • In a power system information display method, deviation in the voltage in each node or the node voltage reference value is displayed within the space 11 of a power system displayed three-dimensionally with a column 13, whose size corresponds to the axial height, and this column 13 is arranged upward or downward from a node 12.
    ３次元表示した電力系統の空間11内で、各ノードにおける電圧またはノード電圧基準値との偏差を、これらの大きさを軸方向の高さに対応させた円柱体13により表示し、この円柱体13をノード12から上向きまたは下向きに配置する。 - 特許庁
  • A DDL circuit is provided between a first node and a second node, and the circuit is provided with a delay circuit in which a reference clock signal supplied to the first node is delayed based on a delay control signal and first to nth (n: integer of 2 or more) internal clock signals are generated.
    ＤＬＬ回路は、第１と第２のノード間に設けられ、遅延制御信号に基づいて前記第１のノードに供給される基準クロック信号を遅延させて第１から第ｎ（ｎは２以上の整数）の内部クロック信号を生成する遅延回路を具備する。 - 特許庁
  • Inside a space 11 of a power system displayed into three dimensions, a voltage at each node or its deviation from a node voltage reference is displayed by a column 13 having an axial height which corresponds to this magnitude, and this column 13 is arranged in the upward or downward direction from a node 12.
    ３次元表示した電力系統の空間１１内で、各ノードにおける電圧またはノード電圧基準値との偏差を、これらの大きさを軸方向の高さに対応させた円柱体１３により表示し、この円柱体１３をノード１２から上向きまたは下向きに配置する。 - 特許庁
  • Each communication node is provided with a table for recording a cross-reference between each communication node and types of the communication nodes by each range wherein the communication nodes can exist and a table for recording the existing range by each type of the communication nodes.
    通信ノードを、その通信ノードが存在できる範囲毎に種類分けして、各通信ノードとその種類の対応を記録するテーブルと、通信ノードの種類毎に存在できる範囲を記録するテーブルを備える。 - 特許庁
  • When the voltage Vm across the capacitor C2 falls to a reference value or below, the Zener diode 206 in a discharging means 20 stops the passage of current from a node N1 to a node N2, and an NPN transistor 203 is turned off.
    そして、コンデンサＣ２の両端の電圧Ｖｍが基準値以下になると、放電手段２０において、ツェナーダイオード２０６は、ノードＮ１からノードＮ２へ電流を流すのを停止し、ＮＰＮトランジスタ２０３はオフされる。 - 特許庁
＜前へ 1 2 3 4 5 6 7 8 次へ＞

例文データの著作権について