「select sel」を含む例文一覧(35)

  • The only supported abbreviations for this option are ``-select'', ``-sel'' and ``-s'', as the standard toolkit option ``-selectionTimeout''has a similar name.
    標準ツールキットオプションには ``-selectionTimeout''という同じような名前のものがあるので、このオプションは ``-select'',``-sel'', ``-s'' としか省略できない。 - XFree86
  • Select signals Sel-1 to Sel-6 are supplied in this sequence to gate electrodes of TFTs 36 in first to sixth rows.
    １〜６行のＴＦＴ３６のゲート電極には、この順番でセレクト信号Ｓel-1〜Ｓel-6が供給される。 - 特許庁
  • The window control units 3-5 are equipped with select input terminals SEL; the select input terminals SEL are each connected to window control parts 33, 43 and 53 via select input circuit parts 32, 42 and 52.
    各ウインドウ制御ユニット３〜５はセレクト入力端子ＳＥＬを備え、該セレクト入力端子ＳＥＬは、それぞれセレクト入力回路部３２，４２，５２を介してウインドウ制御部３３，４３，５３に接続されている。 - 特許庁
  • A select signal generating part 547 outputs a least-significant bit in the output of the multiplier 546 as a select signal SEL.
    選択信号発生部５４７は乗算器５４６出力の最下位ビットを選択信号ＳＥＬとして出力する。 - 特許庁
  • A "MUTE/SEL/ENTER switch" 10 has a "switching operation function" of switching functions (mute operation function and select operation function) to be allocated to 1st to 4th part select switches 11 to 14 each time the switch is pressed.
    「MUTE/SEL/ENTERスイッチ」１０は、このスイッチを押す毎に、第１〜第４のパート選択スイッチ１１〜１４に割り当てる機能（ミュート操作機能，セレクト操作機能）を切り替えるという「切替操作機能」を有する。 - 特許庁
  • The rate decision part 16 outputs a select signal SEL to a selection part 17 according to the detection results.
    レート判定部１６では、検出結果に基づいて選択信号ＳＥＬを選択部１７に出力する。 - 特許庁
  • Since the axial reference level selector (SEL) outputs the reference level signal on the basis of the reference level control signal, the axial reference level selector (SEL) can efficiently select, that is, set the reference level signal.
    軸基準電位セレクタ（ＳＥＬ）は、基準電位制御信号に基づいて基準電位信号を出力するので、基準電位信号を効率的に選択、すなわち設定できる。 - 特許庁
  • The pulse-width control circuit is equipped with a select data generating circuit 1a which generates select data SEL on the bsis of a start signal SS and a clock CLK and a converting circuit 2a which extracts a plurality of pulse-width control signals OE1, OE2, and OE3 according to the select data SEL.
    スタート信号ＳＳ及びクロックＣＬＫに基づいてセレクトデータＳＥＬを生成するセレクトデータ生成回路１ａと、複数のパルス幅制御信号ＯＥ１、ＯＥ２、ＯＥ３をセレクトデータＳＥＬに応じて抽出する変換回路２ａとを備えるパルス幅制御回路。 - 特許庁
  • Chip select signals SEL inputted into an image processing IC 100 from outside are inputted into a switch control unit 30.
    スイッチ制御部３０には、画像処理ＩＣ１００に外部から入力されるチップセレクト信号ＳＥＬが入力される。 - 特許庁
  • Each of demultiplexers 541-544 performs demultiplexing corresponding to the select signal SEL and recovers the signals R-Y and B-Y.
    デマルチプレクサ５４１〜５４４は、選択信号ＳＥＬに応じてデマルチプレクスし、Ｒ−Ｙ信号とＢ−Ｙ信号に戻す。 - 特許庁
  • Upon receiving a select signal from an SEL-GEN 22, the SEL 20 selects the PCM signals inputted from both means 16 and 10 at each tone type and causes a TSW 14 to output a series of PCM signals obtained as a result of the selection.
    ＳＥＬ２０は、ＳＥＬ−ＧＥＮ２２の選択信号を受けてトーン種別毎に両入力からＰＣＭ信号を選択し、その結果得られた一連のＰＣＭ信号をＴＳＷ１４に出力させる。 - 特許庁
  • An address signal Ad-m, a select signal Sel-n and a clock signal Clk are supplied to a unit circuit 40 corresponding to a {3(m-1)+n}th line.
    ｛３（ｍ−１）＋ｎ｝行目に対応する単位回路４０には、アドレス信号Ａd-m、セレクト信号Ｓel-nおよびクロック信号Ｃlkが供給される。 - 特許庁
  • A reference signal generation part 68 counts the switching signal of APC lighting beam, switches a switching device 85 on the basis of a select signal SEL from an APC timing control part 67 and outputs reference signals of corresponding colors in time division.
    基準信号生成部６８は、ＡＰＣ点灯ビーム切替信号を計数し、ＡＰＣタイミング制御部６７からのセレクト信号SEL に基づき切替器８５を切り替えることで、対応する色の基準信号を時分割で出力する。 - 特許庁
  • A control circuit 22 outputs a selection signal SEL to select the output of the demodulator circuit 4 when the detection signal LK is outputted outputs the selection signal SEL to select the signal of the input terminal 3 when the detection signal LK is not outputted and the detection signal DK is outputted.
    制御回路２２は、検出信号ＬＫが出力されている時はデモジュレータ回路４の出力を選択する選択信号ＳＥＬを出力し、検出信号ＬＫが出力されておらず、検出信号ＤＫが出力されている時は入力端子３の信号を選択する選択信号ＳＥＬを出力する。 - 特許庁
  • The select input terminals SEL are each set to be in external connection states different from one another, and the respective select input terminal parts 32, 42 and 52 output select input signals, different in electrical potential from one another depending on the external connection states, to the corresponding window control parts 33, 43 and 53.
    各セレクト入力端子ＳＥＬはそれぞれ異なる外部接続状態に設定され、各セレクト入力回路部３２，４２，５２は、該外部接続状態に応じてそれぞれ異なる電位のセレクト信号を、対応するウインドウ制御部３３，４３，５３に出力する。 - 特許庁
  • On the other hand, the selection circuit 46 is switched to select the second signal SEL, out of the plurality of timing signals, to be output.
    一方、選択回路４６は、複数のタイミング信号の中から、選択信号ＳＥＬに応じた第２のタイミング信号が選択されて出力されるように切り替える。 - 特許庁
  • Each output from first and second selectors 230, 232 is output after switched to the first transmitting circuit and the second transmitting circuit, based on a select signal SEL.
    第１及び第２のセレクタ２３０，２３２からの各出力は、セレクト信号ＳＥＬに基づいて、第１の送信回路及び第２の送信回路に切り換えて出力する。 - 特許庁
  • Furthermore, mutually complementary select signals SEL and NSEL are received and the signals IN1 and NIN1 or signals IN2 and NIN2 are led selectively to the output.
    また、互いに相補の選択信号ＳＥＬおよびＮＳＥＬを受けて、信号ＩＮ１およびＮＩＮ１または信号ＩＮ２およびＮＩＮ２をその出力に選択的に導く。 - 特許庁
  • When the IN2 and NIN2 are selected, the same result is obtained, but a voltage source 38 supplies a voltage of different level in response to the select signals SEL and NSEL.
    ＩＮ２，ＮＩＮ２が選択された場合も同様であるが、電圧源３８は選択信号ＳＥＬおよびＮＳＥＬに応答して異なるレベルの電圧を供給する。 - 特許庁
  • The switch control unit 30 turns off the switching devices of the input buffer BUFI and the output buffer BUFO based on the chip select signals SEL while the other circuits get access to the memory.
    スイッチ制御部３０は、チップセレクト信号ＳＥＬにもとづき、他の回路がメモリにアクセスする間、各入力バッファＢＵＦＩならびに出力バッファＢＵＦＯのスイッチ素子をオフする。 - 特許庁
  • A selecting section 20 successively reads error information, provided with a delay by the section 19 and performs switching control for an SEL section 21, so as to select a normal frame for each frame.
    選択部２０ではトリガ判定部１９で遅延を与えられたエラー情報を順に読出し、フレーム単位で正常フレームを選択するようＳＥＬ部２１に対して切替え制御を行う。 - 特許庁
  • A third selector 130 outputs each output from the first and second selectors 120 and 122 by switching to a first output line or a second output line based on a select signal SEL.
    第３のセレクタ１３０は、第１及び第２のセレクタ１２０，１２２からの各出力を、セレクト信号ＳＥＬに基づいて、第１の出力線及び第２の出力線に切り換えて出力する。 - 特許庁
  • A CAS generating circuit 106 generates a/CAS(column address select) signal and an ADD-SEL signal based on a/RAS2 signal, a/CS-DRAM signal, and a CPU-ASTB signal.
    ＣＡＳ生成回路１０６は、／ＲＡＳ２信号と／ＣＳ−ＤＲＡＭ信号とＣＰＵ−ＡＳＴＢ信号とＣＬＫＯＵＴ信号をもとに／ＣＡＳ信号とＡＤＤ−ＳＥＬ信号を生成する。 - 特許庁
  • The clock signal Clk is supplied to the gate electrode of the TFT 44; the select signal Sel-n is supplied to the source electrode of the TFT; and the drain electrode is connected to the gate electrode of the TFT 42.
    ＴＦＴ４４のゲート電極には、クロック信号Ｃlkが供給され、ソース電極には、セレクト信号Ｓel-nが供給され、そのドレイン電極は、ＴＦＴ４２のゲート電極に接続されている。 - 特許庁
  • The function block 121 is inputted with a clock signal CLK and reset control signal RST-N, outputs a select signal sel to a select signal input end (s) of the selector 123, and outputs a gate signal gate to a gate input end G of the latch 124.
    機能ブロック１２１は，クロック信号ＣＬＫおよびリセット制御信号ＲＳＴ−Ｎが入力され，セレクタ１２３のセレクト信号入力端ｓに対してセレクト信号ｓｅｌを出力し，ラッチ１２４のゲート入力端Ｇに対してゲート信号ｇａｔｅを出力するように構成されている。 - 特許庁
  • The arithmetic circuit (9) outputs an input select signal (SEL) to the multiplexer which is made to switch the input, thereby receiving values obtained by A-D-converting the divided input voltage and the divided reference voltage from the A-D converter.
    演算回路（９）はマルチプレクサに入力選択信号（ＳＥＬ）を出力して入力の切り換えを行なわせ、分圧入力電圧と分圧基準電圧とをＡ／Ｄ変換した値をＡ／Ｄ変換器から取り込む。 - 特許庁
  • When a new clock signal different from a clock signal under outputting is selected in a select signal SEL, an output signal ECK is held in a low level synchronously with falling of the clock signal under outputting.
    選択信号ＳＥＬにおいて出力中のクロック信号とは異なる新たなクロック信号が選択された場合、出力中のクロック信号の立ち下りに同期して、出力信号ＥＣＫがローレベルに保持される。 - 特許庁
  • When the synchronizing signal SYNC is switched from the free-running state to the state of synchronism with the pulse train P1, the period setting section 10 switches the period information CYC after receiving a pulse of the pulse train P1 after the period select signal SEL changes.
    一方、同期信号ＳＹＮＣを自走からパルス列Ｐ１との同期に切り替える場合、周期選択信号ＳＥＬが変化してからパルス列Ｐ１のパルスを受けた後、周期情報ＣＹＣを切り換える。 - 特許庁
  • According to a select signal SEL, the settings of the selectors 30a to 30f are switched and the code bits M1 to M6 are rearrayed to generate two kind of address signals A0 to A5 for gaining memory access in mutually different order.
    そして、選択信号ＳＥＬに従って、各セレクタ３０ａ〜３０ｆの設定を切り替え、符号ビットＭ１〜Ｍ６の配列を入れ替えることにより、互いに異なった順序でメモリアクセスを行う２種類のアドレス信号Ａ０〜Ａ５を生成する。 - 特許庁
  • When a synchronizing signal SYNC is switched from a state of synchronism with the pulse train P1 to a free-running state, the period setting section 10 switches the period information CYC when receiving a pulse of the pulse train P1 for the 1st time after a period select signal SEL changes.
    同期信号ＳＹＮＣをパルス列Ｐ１に同期する状態から自走に切り替える場合、周期設定部１０は、周期選択信号ＳＥＬが変化してからパルス列Ｐ１のパルスを最初に受けたとき、周期情報ＣＹＣを切り換える。 - 特許庁
  • The arbitrating device cyclically selects four bus masters #0-#3 by changing a select signal SEL by a counter at the interval of a prescribed cycle period and when the selected bus master turns on a request signal REQ, a bus use is most preferentially applied.
    調停装置は、４つのバスマスタ＃０〜＃３を、所定のサイクル期間毎にカウンタで選択信号ＳＥＬを変化させることにより巡回的に選択して、選択したバスマスタが要求信号ＲＥＱをオンにしていれば最優先でバス使用権を付与する。 - 特許庁
  • When image data of a 1st character frame recognized by a character recognition part 15 are, for example, 'TAISHO', a select signal SEL for selecting a character set 16a for recognition of a 2nd character frame is outputted from a character set selection part 17 to a character dictionary 16A.
    文字認識部１５で認識された第１の文字枠のイメージデータが、例えば「大正」であると、文字セット選択部１７から文字辞書１６Ａに対して、第２の文字枠の認識用の文字セット１６ａを選択するための選択信号ＳＥＬが出力される。 - 特許庁
  • After level holding, a state signal ST indicating no selection of all clock signals is outputted and in response to the state signal, an enable signal EN for validating the selection of all clock signals is generated to validate the selection of a new input signal by the select signal SEL.
    このレベル保持の後、全クロック信号の無選択を示す状態信号ＳＴが出力され、これに応じて、全クロック信号の選択を有効化するイネーブル信号ＥＮが生成されて、選択信号ＳＥＬによる新たな入力信号の選択が有効化される。 - 特許庁
  • Then, when a lighting signal XDATA 2 is made active (L), a select signal SEL 2 is made H after a time T3, and then, an output voltage V1 of a current-to-voltage conversion circuit 12-1 becomes low, and after a time T4, a sample hold signal SH2 is made L.
    次いで点灯信号ＸＤＡＴＡ２をアクティブ（Ｌ）にし、次いで時間Ｔ３が経過するとセレクト信号ＳＥＬ２をＨにし、次いで電流−電圧変換回路１２−１の出力電圧Ｖ１がローになり、次いで時間Ｔ４が経過するとサンプルホールド信号ＳＨ２をＬにする。 - 特許庁
  • Each pixel unit PU included in the image pickup apparatus includes: four photodiodes PD; four transfer transistors TX; a charge storage portion FDU (four floating diffusions FD) for storing electric charges generated at the photodiodes PD; an amplification transistor AMI; a select transistor SEL; and a reset transistor RST.
    撮像装置に含まれる各画素ユニットＰＵは、４個のフォトダイオードＰＤと、４個の転送トランジスタＴＸと、フォトダイオードＰＤで発生した電荷を蓄積する電荷蓄積部ＦＤＵ（４個のフローティングディフュージョンＦＤ）と、増幅トランジスタＡＭＩと、選択トランジスタＳＥＬと、リセットトランジスタＲＳＴとを含む。 - 特許庁

例文データの著作権について