「selected array」を含む例文一覧(341)
＜前へ 1 2 3 4 5 6 7 次へ＞- An image sensor comprises an array of photo sensor, each microlens facing photo sensors of not less than one, and an array of microlens for focussing light irradiating each microlens to the photo sensors of not more than the total number of photo sensors so that selected photo sensors receive stronger exposure.
本発明は、光センサのアレイ、および各マイクロレンズが１つより多い光センサと向かい合っており、選択された光センサが他の光センサより大きな露光を受けるように、各マイクロレンズに当たる光を向かい合った全数以下の光センサ上に集中させるマイクロレンズのアレイを含む画像センサを提供する。 - 特許庁 - Therefore, a necessary element can be selected based on a signal input to the signal processing section 3 from a phased array antenna 1 via a transmitting/receiving section 2, and since an adaptive element selection can be carried out by the array selection processing section 5 using the own-machine movement information and the pulse repetition time interval, the optimum filter processing is realized.
これによって、フェイズドアレイアンテナ１から送受信部２を介して信号処理部３に入力される信号から、必要な素子を選び出すことが可能となり、このアレイ選択処理部５は自機移動情報とパルス繰り返し時間間隔からアダプティブな素子選択が行えるため、最適なフィルター処理を実現する。 - 特許庁 - Each bit line pre-charge circuit PREQ of plural normal columns in a selected section from among a memory cell array is commonly controlled by a bit line pre-charge signal PQn, each bit line pre-charge circuit of plural redundant columns RDA-RDC added to the memory cell array being individually controlled by second bit line pre-charge signals PQRDA-PQRDC.
メモリセルアレイのうちの選択されたセクションにおける複数のノーマルカラムの各ビット線プリチャージ回路PREQを第１のビット線プリチャージ信号PQn で共通に制御し、メモリセルアレイに付加された複数の冗長カラムRDA〜RDC の各ビット線プリチャージ回路を第２のビット線プリチャージ信号PQRDA〜PQRDC で別々に制御する。 - 特許庁 - When the transducers 41 are sparse array transducers, the transducer for the irradiation is selected from among the transducers 41 which are neither used for the transducer for transmission nor for the transducer for receiving.
変換素子４１がスパースアレイ変換素子の場合は、前記照射用変換素子は、前記送信用変換素子、あるいは受信用変換素子のいずれにも用いられない変換素子４１の中から選択される。 - 特許庁 - Based on a clock pulse signal and a selected pulse signal, merge signals FIRE_1/SIN 0-0-46 to FIRE_6/SIN 2-47-93 into which the driving data signal and a driving waveform signal have been merged serially are output to a driving circuit 21A from a gate array.
クロックパルス信号および選別パルス信号にもとづいて駆動データ信号と駆動波形信号とがシリアルにマージされたマージ信号FIRE_1/SIN 0-0〜46からFIRE_6/SIN 2-47〜93が、ゲートアレイから駆動回路２１Ａに出力される。 - 特許庁 - A crossbar switch 202 is provided for switching an address to a defective cell in the array of the first memory unit 201 to the second memory unit 201 to access a selected one of the redundant cells.
第１のメモリユニット２０１のアレイにおける欠陥セルに対応するアドレスを第２のメモリユニット２０１へと切り替えて、冗長セルの中から選択されたあるセルへとアクセスするためのクロスバースイッチ２０２が設けられる。 - 特許庁 - Plural pairs of data lines DQ, bDQ performing data transfer between a memory cell selected on a memory cell array 10 and them are arranged, and a data buffer 19 is connected to respective one end of the pairs of data line DQ, bDQ.
メモリセルアレイ１０上に選択されたメモリセルとの間でデータ転送を行う複数のデータ線対ＤＱ，ｂＤＱが配設され、データ線対ＤＱ，ｂＤＱの一端にデータバッファ１９が接続される。 - 特許庁 - The array substrate 10 is divided into two inspection blocks 10A, 10B, and total two scanning signal lines 2 are selected, respectively, from each inspection block, and inspected simultaneously, and thereby a pixel address of a defect candidate is specified.
アレイ基板１０を２個の検査ブロック１０Ａ，１０Ｂに分割し、各検査ブロックから１本ずつ合計２本の走査信号線２を選択して同時に検査し、これにより不良候補の画素アドレスを特定する。 - 特許庁 - To improve deterioration in performance caused by increasing in circuit size and Doppler shift when performing mobile reception by a beam space array antenna, and when a selected channel is except for an ideal reception channel relating to the Doppler shift.
ビームスペースアレーアンテナで移動受信を行う場合に、選局チャンネルがドップラーシフトに対して理想的な受信チャンネル以外である場合の回路規模増大、及びドップラーシフトによる性能劣化の改善を図る。 - 特許庁 - The semiconductor storage device is provided with; a memory array which includes a plurality of memory cells which have magnetoresistive elements and reference cells; and a reading circuit 9 which reads out the data of selection cells selected from among the plurality of memory cells.
磁気抵抗素子を有する複数のメモリセル及び参照セルを含むメモリアレイと、複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路９とを具備する半導体記憶装置を用いる。 - 特許庁 - Spare memory array block is configured to be selected by the 12-bit row address of 4K cycle out of the 13-bit row address of 8K cycle excluding the most significant row address bit RA13.
予備メモリアレイブロックは８ＫサイクルのロウアドレスＲＡ１〜ＲＡ１３に対応する１３ビットのロウアドレスのうち最上位ロウアドレスＲＡ１３を除く４Ｋサイクル分の１２ビットのロウアドレスによって選択されるように構成する。 - 特許庁 - Those LSBs are used to control an array MUX, (n) operands are selected from the two 32-bit grouped words, and the arrayed 32-bit grouped words are outputted to an execution unit for parallel processing.
これらのＬＳＢを使用して、配列ＭＵＸを制御し、前記二つの３２ビットグループ化ワードからｎ個のオペランドを選択し、配列された３２ビットグループ化ワードを、パラレル処理のための実行ユニットに出力する。 - 特許庁 - A schematic diagram of the illumination unit is displayed on the setting screen, and by clicking a desired area in the schematic diagram, any area can be selected from eight areas in a periphery array named "outermost periphery" of the external illumination unit 4.
設定画面は、照明ユニットの模式図が表示され、この模式図の中の所望のエリアをクリックすることで、外部照明ユニット4の「最外円周」の円周列の８つのエリアから任意のエリアを選択できる。 - 特許庁 - Each set of writeback data preferably comprises a plurality of contiguous data blocks, and are preferably written (flushed) to the storage in conjunction with the operation of a separate access command within a selected proximity range of the data with respect to the storage array.
好ましくは、各ライトバックデータは複数の隣接データブロックを含み、好ましくは記憶アレイに関してデータの選択された近接範囲内の別個のアクセスコマンドの操作と共に記憶装置に書き込まれる（フラッシュされる）。 - 特許庁 - This capillary array device employs the load header, having a structure where respective capillaries are inserted in a hollow electrode and the gaps between the hollow electrode and the capillaries are filled with a heat conductive medium selected from either a solid substance or a liquid substance a gel-like substance.
各キャピラリが中空電極に通され、かつ中空電極と各キャピラリ間に固体又は液体又はゲル状物から選択される熱伝導媒体が充填された構造のロードヘッダを採用する。 - 特許庁 - The cross-sectional area of the radome for covering array antenna elements is selected almost to be an ellipse, and the oblateness of the ellipse is regulated in response to a ratio of the element interval of a plurality of the antenna elements linearly arranged to a dome diameter.
アレイアンテナ素子を覆うレドームについて、その断面形状を略楕円とし、直線状に配列された複数のアンテナ素子の素子間隔とレドーム直径との比に応じて、その楕円の扁平率を調節する。 - 特許庁 - The method utilizes the techniques common to microarray synthesis, and initially exposes light to selected feature areas on the array and only limits the duration for deprotecting a calculated ratio of the compounds forming the array's binding layer.
マイクロアレイ合成に共通の手法を用いるが、アレイ上の選ばれた特徴領域に最初に光を与え、アレイの結合層を形成する計算比の化合物だけを脱保護する持続時間を制限する。 - 特許庁 - In a data register (10) latching data of a selected memory cell in a memory array (MAR, MAL), when defect of the latch circuit included in this data register exists, a means for performing defect relieving is provided.
メモリアレイ（ＭＡＲ，ＭＡＬ）において選択メモリセルのデータをラッチするデータレジスタ（１０）において、このデータレジスタに含まれるラッチ回路の不良が存在する場合その不良救済を行なうための手段を設ける。 - 特許庁 - A signal circuit writes signals to a pair of pixels PIX1 and PIX2 which belong to one column of a pixel array part and are simultaneously selected, from a pair of signal lines 1 and 2 assigned to this column to perform display.
信号回路は、画素アレイ部の一列に属し且つ同時に選択された一対の画素ＰＩＸ１，２に対して当該列に割り当てられた一対の信号線１，２から夫々信号を書込んで表示を行う。 - 特許庁 - The ambient light detection circuit 220 resets pixels 202 in an imaging array and detects a current flowing through photo diodes of the pixels of a selected number when the pixels are reset to decide the ambient light.
周囲光検出回路２２０は、アレイにおけるピクセル２０２をリセットし、且つ、ピクセルがリセットされているときに、選択された数のピクセルにおけるフォトダイオードを流れる電流を検出することにより、決定してもよい。 - 特許庁 - The MRAM includes a memory cell array having magnetic memory cells arranged in lines and columns at intersection of word, bit and digit lines, and a sense amplifier for sensing data stored in a selected magnetic memory cell.
ＭＲＡＭは、ワードライン、ビットライン、及びデジットラインの交差点に行及び列に配列されたマグネチックメモリセルを有するメモリセルアレイと、選択されたマグネチックメモリセルに貯蔵されたデータを感知する感知増幅器とを含む。 - 特許庁 - An electrically conducting interconnect element is deposited onto at least selected vertical pillar transistors and a non-volatile variable resistive memory cell is deposited onto the electrically conducting interconnect element to form a vertical transistor memory array.
導電相互接続素子が、少なくとも選択された縦型ピラートランジスタ上に堆積されるとともに、不揮発性可変抵抗メモリセルが、導電相互接続素子上に堆積されて、縦型トランジスタメモリアレイを形成する。 - 特許庁 - Four nozzle arrays different in a nozzle pitch are provided; the nozzle array to be used is selected in such a manner as to adapt to the printing resolution; and ink-drop ejection frequencies (f1-f4) are set in such a manner as to adapt to the printing resolution.
ノズルピッチの異なる４系統のノズルアレイを備え、印刷解像度に対応して使用するノズルアレイを選択するとともに、印刷解像度に対応してインク滴噴射周波数（ｆ１〜ｆ４）を設定する。 - 特許庁 - An anticancer agent to at least one selected from a group including lymphoma, angiosarcoma, non-small cell lung cancer, breast cancer, digestive tract tumor and ovarian cancer contains shRNA or siRNA to the TACC3 taking at least one array selected from a group including specific arrays as a target.
特定の配列からなる群から選択される少なくとも１つの配列を標的とするＴＡＣＣ３に対するｓｈＲＮＡまたはｓｉＲＮＡを含む、リンパ腫、血管肉腫、非小細胞肺癌、乳癌、消化管腫瘍および卵巣癌からなる群から選択される少なくとも１つに対する抗癌剤。 - 特許庁 - The semiconductor storage device includes a plurality of memory mats MAT0 to MAT8 arranged in line and a column of sense amplifier array SAA disposed between the neighboring memory mats, and activates each dummy word line DWL in the memory mats neighboring to the selected memory mat by responding to an activated word line WL in the selected memory mat.
一列に配列された複数のメモリマットＭＡＴ０〜ＭＡＴ８と、隣り合うメモリマットの間に配置されたセンスアンプ列ＳＡＡとを備え、選択されたメモリマットにおけるワード線ＷＬの活性化に応答して、当該選択されたメモリマットの隣にあるメモリマットにおけるダミーワード線ＤＷＬを活性化する。 - 特許庁 - An imaging apparatus comprises: a pixel array including pixels each having a photoelectric conversion portion generating and accumulating a signal charge in response to incident light, the pixels arranged in a two-dimensional matrix; and a vertical scan circuit that resets the photoelectric conversion portion for each selected row and reads a signal of the pixel for each selected row.
撮像装置は、入射光に応じた信号電荷を生成して蓄積する光電変換部を有する画素が２次元行列状に配置された画素アレイと、光電変換部のリセットを選択行毎に実施し、画素の信号の読み出しを選択行毎に実施する垂直走査回路とを有している。 - 特許庁 - This memory device 86 is provided with a plurality of banks to be selected by a bank address, which are respectively equipped with a memory cell array including a plurality of page areas to be selected from a low address; a low control part for controlling the activation of page areas in the banks in response to a first operation code; and a data input/output terminal group.
メモリ装置は，ロウアドレスにより選択される複数のページ領域を含むメモリセルアレイをそれぞれ有し，バンクアドレスにより選択される複数のバンクと，第１の動作コードに応答して，前記バンク内のページ領域の活性化を制御するロウ制御部と，データ入出力端子群とを有する。 - 特許庁 - A semiconductor memory in the present invention comprises: a memory cell array 100 including multiple memory cells which are arranged in a form of matrix and are capable of accumulating an electric charge; row selection means for selecting a memory cell in a row direction of the memory cell array; and write control means for writing data by applying a write pulse to the memory cell selected by the row selection means.
本発明の半導体メモリは、行列状に配列され、電荷を蓄積可能な複数のメモリセルを備えたメモリセルアレイ１００と、メモリセルアレイの行方向のメモリセルを選択する行選択手段と、行選択手段によって選択されたメモリセルに書込みパルスを印加することによってデータの書込みを行う書込み制御手段とを有する。 - 特許庁 - A system for testing the active matrix array including a plurality of transistors includes: an injecting element operative to apply a driving voltage to the selected transistors of the array; a readout circuit having amplifiers operative to selectively detect output signals; and a control circuit operative to control the injecting element and the readout circuit.
複数のトランジスタを含むアクティブマトリクスアレイをテストするシステムであり、アレイの選択されたトランジスタに駆動電圧を印加する働きをする注入素子と、出力信号を選択的に検出する働きをする増幅器を有する読み出し回路と、前記注入素子及び前記読み出し回路を制御する働きをする制御回路と、を含む。 - 特許庁 - This memory includes an array of magnetic memory cells 40 to 43, each containing a data memory layer (data layer) having an easy axis and an array of conductors 20, 21, 30, 31, each having an orientation angle with respect to the easy axis selected in advance, so as to increase a semi- selection margin HM in the magnetic memories 10, 40.
磁化容易軸を有するデータ記憶層（データ層６２）を各々が含んでいる磁気メモリセル（４０〜４３）のアレイと、磁気メモリ（１０，４０）における半選択マージンＨ_Mを増大するように予め選択されている前記磁化容易軸に対する配向角度を各々が有している導体（２０，２１、３０，３１）のアレイとをそれぞれ具備する。 - 特許庁 - The relative excitation coefficient of each antenna element can be analyzed, using the electromagnetic field data at the near area to the pole of the array antenna 2 stored into the data storage device 7 and the electromagnetic field data at the near area to the pole of an arbitrary element, selected from among each antenna elements 11-14 which constitute the array antenna 2 in the excitation coefficient analyzing device 8.
励振係数解析装置８において、データ蓄積装置７に蓄積されたアレーアンテナ２の極近傍電磁界データと、アレーアンテナ２を構成する各アンテナ素子１１〜１４から選択した任意の１素子の極近傍電磁界データとを用いることによって、各アンテナ素子の相対的な励振係数を解析することができる。 - 特許庁 - This device has plural selectors connected to plural data lines through which data read out respectively from plural cell array blocks are transmitted, selecting operation of a selector is controlled by a selector control circuit based on a control clock so that read out data are selected by a selector in order of earliness of read-out timing from cell array blocks being respectively correspondent and outputted.
複数のセルアレイブロックからそれぞれ読み出されたデータが伝送される複数のデータ線に接続された複数のセレクタを有し、読み出されたデータをそれぞれ対応するセルアレイブロックからの読み出しタイミングが速い順にセレクタで選択して出力するように、制御クロックに基いてセレクタの選択動作をセレクタ制御回路で制御する。 - 特許庁 - An object face 14 is placed to be opposed to a one lens end face of a rod lens array 10 and an image face 16 is placed to be opposed to the other lens end face and the operating distance of the object side and that of the image side are selected optically nearly equal to each other.
ロッドレンズアレイ１０の一方のレンズ端面に対向するように物体面１４を、他方のレンズ端面に対向するように像面１６を配置し、且つ物体側と像側の作動距離を光学的にほぼ等しくする。 - 特許庁 - To provide an internal address generating circuit in which power consumption at the time of self-refresh operation can be reduced by generating an internal refresh address to refresh only a partial array selected according to an external command.
外部命令により選択された部分アレイのみをリフレッシュすることができるように内部リフレッシュアドレスを発生させることによって、セルフリフレッシュ動作時の消費電力を低減できる内部アドレス発生回路を提供する。 - 特許庁 - This memory is a semiconductor memory provided with a read- only data port, and also provided with an address decoder decoding an address signal and outputting a read-word signal corresponding to this signal, and a memory array having plural words selected by the read-word signal.
読み出し専用のデータポートを備える半導体メモリであって、アドレス信号をデコードし、これに対応したリードワード信号を出力するアドレスデコーダと、リードワード信号により選択される複数のワードを有するメモリアレイとを備える。 - 特許庁 - The output of the multi-detector array (110) is inputted into an image reconstruction engine which combines the outputs of the multiple detectors over selected steps of the x-ray beam to generate a radiograph of the object (80).
多重検出器アレーの出力は、画像再構成エンジンに入力され、画像再構成エンジンは、選択されたステップのＸ線ビームに対する多重検出器の出力を合成して、物体（８０）のＸ線画像を形成する。 - 特許庁 - To provide a radio apparatus corresponding to any of adaptive array processing and adaptive modulation and by which a transmission directivity control system is appropriately selected according to a modulation system, and also provide a method and a program for controlling transmission.
アダプティブアレイ処理および適応変調のいずれにも対応し、かつ、変調方式に応じて送信指向性制御方式を適切に選択することが可能な無線装置、送信制御方法および送信制御プログラムを提供する。 - 特許庁 - The array substrate 10 is divided into three inspection blocks 10C, 10D, 10E, and total three scanning signal lines 2 are selected each from each inspection block, and reinspected simultaneously, and thereby a pixel address of a defect candidate is specified.
次に、アレイ基板１０を３個の検査ブロック１０Ｃ，１０Ｄ，１０Ｅに分割し、各検査ブロックから１本ずつ合計３本の走査信号線２を選択して同時に再検査し、これにより不良候補の画素アドレスを特定する。 - 特許庁 - Successively, it is detected which photodetector of the area sensor photodetects the light beam, and the laser of a laser array having a layout coordinate made to correspond to the layout coordinate of the photodetector is selected as a laser to transmit a light beam toward the communication partner.
続いて、エリアセンサのどの受光素子が光ビームを受光したのかを検出して、その配置座標に対応付けられる配置座標を持つレーザアレイのレーザを、通信相手に向けて光ビームを送信するレーザとして選択する。 - 特許庁 - When the parity generating circuit 65b is selected, a 16 byte parity is generated by coding Reed-Solomon code of [146, 130, 17] for every lateral 130 bytes to a two-dimensional array of (16 x 130) byte data symbols.
パリティ生成回路６５ｂが選択された場合には、（１６×１３０）バイトのデータシンボルの２次元配列に対して、横方向の１３０バイト毎に〔１４６、１３０、１７〕のリード・ソロモン符号の符号化を行い、１６バイトのパリティを生成する。 - 特許庁 - A threshold necessary for calculating the center of the reflection spectra reflected from the FBG sensors 31, 32, 3n, respectively, by the arithmetic circuit 41 is selected from the optimum thresholds stored in the threshold storage register array 43 in advance.
各ＦＢＧセンサ３１，３２，３ｎから反射される反射光スペクトルの中心を演算回路４１で計算するために必要な閾値を、予め閾値保存用レジスタアレイ４３で記憶された複数の最適な閾値から１つ選択する。 - 特許庁 - The signal circuit writes signals to a pair of pixels PIX1 and PIX2 which belong to on column of the pixel array part and are simultaneously selected, from a pair of signal lines 1 and 2 assigned to this column to perform display.
信号回路は、画素アレイ部の一列に属し且つ同時に選択された一対の画素ＰＩＸ１，ＰＩＸ２に対して当該列に割り当てられた一対の信号線１，２から夫々信号を書込んで表示を行う。 - 特許庁 - When the parity generating circuit 65a is selected, a 16 byte parity is generated by coding Reed-Solomon code of [146, 130, 17] for every lateral 130 bytes to a two-dimensional array of (8 x 130) byte data symbols.
パリティ生成回路６５ａが選択された場合には、（８×１３０）バイトのデータシンボルの２次元配列に対して、横方向の１３０バイト毎に〔１４６、１３０、１７〕のリード・ソロモン符号の符号化を行い、１６バイトのパリティを生成する。 - 特許庁 - The spectral responsivity of each light-receiving sensor, constituting the light-receiving sensor array 43, is selected to be B≥5 nm and A/B=1.5 to 4.0, where A is the half-value width of the spectral responsiveness and B is the center wavelength interval thereof.
そして、受光センサアレイ４３を構成する各受光センサの分光応答度は、その半値幅をＡ、分光応答度の中心波長間隔をＢとするとき、Ｂ≧５ｎｍであって、Ａ／Ｂ＝１．５〜４．０の範囲において選ばれる。 - 特許庁 - A 1st selecting means of a CPU 5 selects data held in a ROM 7 through user's operation, and a message is displayed by making use of the selected message data or a keyboard object is displayed on a liquid crystal display by using selected keyboard array data 9 and 10.
あらかじめ保持されている各言語別のメッセージデータと複数のキーボード配列データをユーザ操作に応じて選択し、この選択データを利用してメッセージやキーボードオブジェクトを表示手段に表示させると共に、表示されたキーボードオブジェクトに含まれるキートップ・オブジェクトをユーザ操作に応じて選択し、選択されたキーボード・オブジェクトに割り当てられた数字、文字又を出力する。 - 特許庁 - A terminal node of a tree structure corresponding to a position specified by a user on a screen, where a document is displayed, is detected, a node is selected by a user from an array with a series of nodes as elements which are obtained by serially detecting nodes superordinate to the terminal node, and a part of the structured document corresponding to the node selected by the user is specified.
本発明は、文書が表示されている画面上でユーザにより指定された位置に対応する木構造の末端のノードを検出し、末端のノードより上位のノードを逐次検出して得られる一連のノードを要素とする配列から、ユーザにノードを選択させ、ユーザにより選択されたノードに対応する構造化文書の部分を指定する。 - 特許庁 - A comparator 32 compares pixel signal voltage Vx in each pixel in each selected row and column of a pixel array part 10 with reference voltage Vr that temporally changes, and an up/down counter 33 sets a count value upon inverting a comparator output to be an AD conversion result.
比較器３２により画素アレイ部１０の選択行列毎の各画素における画素信号電圧Ｖｘを時間変化する参照電圧Ｖｒと比較し、アップダウンカウンタ３３は比較器出力反転時のカウント値をＡＤ変換結果とする。 - 特許庁 - A targer vector having sequential property and an error code book are constituted and respective code books, which are so reconstituted as to have sequential property are rearranged and arrayed, in the descending order on the basis of element values of one selected specific array.
順序性質を有する目標ベクトルとエラーコードブックを構成して、順序性質を有するように再構成された各コードブックは選定された一つの特定列の要素値を根拠に全体コードブックを降順で並べ替えに整列する。 - 特許庁 - The processing continues to a step S24, where specific value (j) (0≤j<N) not included in the array r(i) are selected at random as the addresses causing no specific replacement pattern, and the processing to replace p(r(i)) with the p(j) is conducted with respect to all the arrays r(i).
ステップＳ２４に進み、特定の置換パターンを生じさせないような位置としてｒ［ｉ］に含まれない所定の値ｊ（０≦ｊ＜Ｎ）がランダムに選択され、ｐ［ｒ［ｉ］］とｐ［ｊ］を入れ替える処理が、全てのｒ［ｉ］に関して行われる。 - 特許庁 - When the array of trigger information is "1→4→2→3", chords are selected so that the functions of chords corresponding to these trigger information agree with the chord progression pattern, thereby music of chord progression which is not being musically inferior can be obtained.
トリガー情報の配列が「１→４→２→３」のとき、これらのトリガー情報に対応する和音の機能が、前記和音進行パターンに一致するように和音を選択することによって、音楽的に遜色のない和音進行の音楽が得られる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
