To provide a semiconductor device configured by loading an ECC (Error Correcting Code) circuit and a BIST (Built In Self Test) circuit on a memory configured to surely correct an error by the ECC circuit in an activated state of the ECC circuit and the BIST circuit at a test, and conducting sufficient screening for the ECC circuit and the critical path of the memory. メモリにECC回路とBIST回路とを搭載して構成された半導体装置において、テスト時に、ECC回路とBIST回路とが活性化された状態で、ECC回路によるエラー訂正が必ず行われるように構成され、ECC回路やメモリのクリティカルパスなどの十分なスクリーニングを行うことができる、半導体装置を提供することを目的とする。 - 特許庁