「self-etch」を含む例文一覧(9)
- The self-mask layer has a low etch rate during the bulk absorber layer etch step, thereby, acting as a hard mask.
バルク吸収層エッチング工程中の自己マスク層のエッチング速度は低いため、自己マスク層はハードマスクとして機能する。 - 特許庁 - Such cements are self-etching, thereby avoiding the need to carry out a separate acid etch step.
このようなセメントは自己エッチングであることによって、別の酸エッチングステップを実施する必要性を回避することができる。 - 特許庁 - To manufacture a semiconductor device which has a stable and highly reliable self-matching contact, while avoiding increase of etch stop, wiring shorting and contact resistance.
エッチストップ、配線ショート、コンタクト抵抗の増加を回避しつつ、安定で信頼性の高い自己整合コンタクトを有する半導体装置を製造する。 - 特許庁 - A borderless contact process and a self-aligned contact process are simultaneously carried out by assuring an adequate width between the gate electrodes 118a and 118b and by forming contact holes after forming the etch preventing film.
ゲート電極１１８ａ、１１８ｂ間の幅を十分に確保し、エッチング防止膜を形成した後コンタクトホールを形成することで、ボーダーレスコンタクト工程と自己整列コンタクト工程を同時に行う。 - 特許庁 - To enhance a semiconductor device in memory capacity, to lessen a bit contact hole in an aspect ratio, and furthermore to etch the bit contact hole in a self-aligned manner, in a semiconductor device equipped with a capacitor composed of a lower and an upper capacitor electrode and a capacitor insulating film interposed between them.
容量絶縁膜を介して下部容量電極と上部容量電極とが対向するキャパシタを備えた半導体装置において、記憶容量を増大させ、かつ、ビットコンタクト孔のアスペクト比を低減し、さらにビットコンタクト孔のエッチングを自己整合で行なう。 - 特許庁 - An insulating film is processed by etch back, a sidewall insulating film 24 is formed on the sidewall of a light-shielding film 23 covering a transfer electrode 21 in a self-aligned manner, and then an opening 23a is formed in the light-shielding film 23 by etching while the sidewall insulating film 24 and a resist film 26 are used as a mask.
エッチバックにより絶縁膜を加工して、転送電極２１を被覆する遮光膜２３の側壁に自己整合的にサイドウォール絶縁膜２４を形成し、当該サイドウォール絶縁膜２４とレジスト膜２６をマスクとしたエッチングにより、遮光膜２３に開口部２３ａを形成する。 - 特許庁 - After that, a second insulating film is deposited, a sidewall is formed on a sidewall of the upper electrode by etching the whole surface of the second insulating film, and since the dielectrics film which becomes a capacitance region in the self-aligned manner is worked, side etch and etching damages can be prevented from entering the dielectrics film, directly below an edge of the upper electrode.
その後、第２の絶縁膜を堆積して全面エッチングにより上部電極の側壁にサイドウォールを形成後、自己整合的に容量領域となる誘電体膜を加工するので、上部電極のエッジ直下の誘電体膜にサイドエッチやエッチングダメージが入ることを防止できる。 - 特許庁 - The method for producing the single crystal substrate, which has the composite step-terrace structure comprising a first flat terrace, a first downward step, a second flat terrace and a second upward step having the height lower than that of the first downward step, comprises a step to etch an original single crystal substrate to form the composite step-terrace structure in a self-organizing manner.
本発明は、平坦な第１のテラスと、下り方向の第１の段差と、平坦な第２のテラスと、前記第１の段差よりも高さの小さい上り方向の第２の段差からなる複合ステップテラス構造を有する単結晶基板の製造方法であって、単結晶基板に対してエッチングを行なうことで自己組織的に複合ステップテラス構造を有する単結晶基板の製造方法である。 - 特許庁 - To provide a method of forming a pattern of a semiconductor device in which a smaller photomask pattern stage can be achieved by performing an etching stage for photomask patterns using photosensitive film patterns as an etch-stop layer after forming the photosensitive film patterns between the photomask patterns by using a self-alignment system using negative photoresist and then performing a heat treatment stage for expanding the photoresist film patterns.
本発明は、ネガ型フォトレジスト(Negative Type Photo Resist)を用いた自己整列方式を利用してフォトマスクパターンの間に感光膜パターンを形成し、感光膜パターンを拡大するための熱処理工程を行った後、感光膜パターンをエッチング防止膜として用いてフォトマスクパターンに対してエッチング工程を行うことにより、さらに微細なフォトマスクパターン工程が可能な半導体素子のパターン形成方法を提供するものである。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
