「self-test」を含む例文一覧(381)

1 2 3 4 5 6 7 8 次へ＞
  • SELF-TEST CIRCUIT
    セルフテスト回路 - 特許庁
  • SELF-TEST CIRCUIT
    自己テスト回路 - 特許庁
  • AUTOMATIC TEST EQUIPMENT SELF TEST
    自動試験装置セルフ試験 - 特許庁
  • METHOD FOR SELF-TEST OF MEMORY
    メモリーセルフテストの方法 - 特許庁
  • TRAVELING TEST APPARATUS FOR TEST SELF-ADVANCING VEHICLE
    供試自走車の走行テスト装置 - 特許庁
  • SELF TEST CIRCUIT DEVICE AND ITS SELF TEST METHOD
    自己試験回路装置およびその自己試験方法 - 特許庁
  • BUILT-IN SELF TEST CIRCUIT OF MEMORY AND SELF TEST METHOD
    メモリの組み込み自己テスト回路および自己テスト方法 - 特許庁
  • INCORPORATED SELF-TEST CIRCUIT
    組込み型自己試験回路 - 特許庁
  • SELF-TEST CIRCUIT OF SEMICONDUCTOR STORAGE DEVICE, AND SELF-TEST METHOD
    半導体記憶装置の自己テスト回路及び自己テスト方法 - 特許庁
  • BUILT-IN-TYPE SELF-TEST CIRCUIT AND TEST METHOD
    組み込み型自己テスト回路およびテスト方法 - 特許庁
  • INTEGRATED CIRCUIT CONDUCTING SELF-TEST
    自己試験を行う集積回路 - 特許庁
  • SOC WITH BUILT-IN SELF-TEST CIRCUIT, AND SELF-TEST METHOD THEREFOR
    内蔵型セルフテスト回路を有するＳＯＣ、及びそのセルフテスト方法 - 特許庁
  • SELF-DIAGNOSIS TEST CIRCUIT AND METHOD
    自己診断試験回路および方法 - 特許庁
  • PLL CIRCUIT EQUIPPED WITH SELF-TEST FUNCTION
    自己テスト機能を備えたＰＬＬ回路 - 特許庁
  • STORAGE DEVICE AND ITS SELF-TEST METHOD
    記憶装置およびその自己テスト方法 - 特許庁
  • INTEGRATED CIRCUIT WITH SELF-TEST CIRCUIT
    自己試験回路を備えた集積回路 - 特許庁
  • SEMICONDUCTOR DEVICE HAVING SELF-TEST FUNCTION
    セルフテスト機能を有する半導体装置 - 特許庁
  • SELF-TEST SYSTEM FOR MAGNETORESISTIVE MEMORY ARRAY
    磁気抵抗メモリアレイの自己試験システム - 特許庁
  • MEMORY SELF-TEST DEVICE, AND SEMICONDUCTOR INTEGRATED CIRCUIT INCORPORATING THIS MEMORY SELF-TEST DEVICE
    メモリセルフテスト装置及びこのメモリセルフテスト装置を内蔵した半導体集積回路 - 特許庁
  • BUILT-IN SELF TEST CIRCUIT, AND DESIGNING DEVICE
    組込自己テスト回路及び設計装置 - 特許庁
  • The PC stops during the self-test after the power is switched on.
    電源ON後のセルフテスト中に止まる。 - Wikipedia日英京都関連文書対訳コーパス
  • DATA PROCESSING IC HAVING SELF-TEST FUNCTIONALITY
    自己テスト機能を有するデータ処理ＩＣ - 特許庁
  • BUILT-IN SELF-TEST DEVICE FOR MEMORY CIRCUIT
    メモリ回路用の組込み自己試験装置 - 特許庁
  • A self-test controller 10 is responsive to scanned in self-test instructions to carry out test operations including generating a sequence of memory addresses that are specified by the self-test instruction.
    自己テスト・コントローラ１０は取り込まれた自己テスト命令に応答して、自己テスト命令が指定する、一連のメモリ・アドレスの生成を含むテスト動作を行う。 - 特許庁
  • The self-test controller 10 is responsive to scanned-in self-test instructions to carry out test operations including generating a sequence of memory addresses that is predertermined by the self-test instruction.
    自己テスト・コントローラ１０は取り込まれた自己テスト命令に応答して、自己テスト命令が指定する、一連のメモリ・アドレスの生成を含むテスト動作を行う。 - 特許庁
  • DATA COMMUNICATION SYSTEM WITH SELF-TEST MECHANISM
    自己試験機構を備えたデータ通信システム - 特許庁
  • SELF-TEST CIRCUIT BUILT-IN SEMICONDUCTOR MEMORY
    自己テスト回路内蔵半導体記憶装置 - 特許庁
  • PROGRAMMABLE MEMORY BUILT-IN SELF-TEST COMBINING MICRO- CODE AND FINITE STATE MACHINE SELF-TEST
    マイクロコードと有限状態機械セルフテストを組み合わせるプログラマブル・メモリビルトイン・セルフテスト - 特許庁
  • To provide a SOC with a built-in self-test circuit and a self-test method therefor.
    内蔵型セルフテスト回路を有するＳＯＣ及びそのセルフテスト方法を提供する。 - 特許庁
  • SELF-TEST CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE
    自己テスト回路及び半導体記憶装置 - 特許庁
  • SEMICONDUCTOR DEVICE AND ITS SELF TEST METHOD
    半導体装置及びその自己テスト方法 - 特許庁
  • CLOCK GENERATING CIRCUIT INCLUDING SELF-TEST CIRCUIT
    セルフテスト回路を有するクロック生成回路 - 特許庁
  • TEST PATTERN GENERATION CIRCUIT AND GENERATION METHOD FOR BUILT IN SELF TEST CIRCUIT
    自己診断回路のテストパターン発生回路及び発生方法 - 特許庁
  • METHOD FOR GENERATING TEST SET FOR SCANNING METHOD 3 WEIGHT RANDOM BUILT-IN SELF-TEST AND SCANNING METHOD BUILT-IN SELF-TEST CIRCUIT
    スキャン方式３重み加重ランダムス・ビルトイン・セルフテストのテストセット生成方法、スキャン方式ビルトイン・セルフテスト回路 - 特許庁
  • ELECTROMECHANICAL TYPE DEVICE PERFORMING AUTOMATIC SELF-TEST
    自動自己試験を行う電気機械式装置 - 特許庁
  • SELF-PROPULSION TEST METHOD OF WATER JET PROPELLED SHIP
    ウォータージェット推進船の自航試験方法 - 特許庁
  • SEMICONDUCTOR INTEGRATED CIRCUIT WITH SELF-TEST FUNCTION
    自己テスト機能付きの半導体集積回路 - 特許庁
  • BUILT-IN SELF TEST HIERARCHY FOR INTEGRATED CIRCUIT
    集積回路用の組込み自己テスト階層 - 特許庁
  • MEMORY SELF-TEST CIRCUIT AND SEMICONDUCTOR DEVICE EQUIPPED WITH THE SAME AND IC CARD AND MEMORY SELF-TEST METHOD
    メモリセルフテスト回路及びそれを備えた半導体装置及びＩＣカード並びにメモリセルフテスト方法 - 特許庁
  • To provide a semiconductor IC circuit which accomplishes a BIST(built in self test), whitout having to provide an exclusive test terminal.
    テスト専用端子を設けることなくＢＩＳＴ（Built In Self Test）を行うことができる半導体集積回路を提供する。 - 特許庁
  • To execute built-in self test without using plural exclusive test terminals.
    複数の専用のテスト端子を用いず、組み込み自己検査を実行する。 - 特許庁
  • SELF-TEST CIRCUIT AND MEMORY DEVICE INCORPORATING IT
    自己試験回路及びそれを内蔵するメモリデバイス - 特許庁
  • SEMICONDUCTOR MEMORY DEVICE AND SELF-REFRESH TEST METHOD
    半導体記憶装置及びセルフリフレッシュテスト方法 - 特許庁
  • BUILT-IN SELF-TEST CIRCUIT AND DESIGN VERIFICATION METHOD
    組込み自己テスト回路及び設計検証方法 - 特許庁
  • To test a partial array self-refresh function at high speed.
    パーシャルアレイセルフリフレッシュ機能を高速にテストする。 - 特許庁
  • SEMICONDUCTOR MEMORY DEVICE AND SELF-TEST METHOD OF THE SAME
    半導体記憶装置及びその自己テスト方法 - 特許庁
  • Google Gets License to Test Self-Driving Car
    グーグルが自動走行車の試験用免許を取得 - 浜島書店 Catch a Wave
  • Most PC systems probe for the keyboard during the Power-On Self-Test (POST) and will generate an error if the keyboard is not detected.
    たいていの PC システムは Power-On Self-Test (POST)の間にキーボードを検出し、もし見つからなければエラーとなります。 - FreeBSD
  • To allow a BIST (Built-In Self Test) circuit used for a manufacturing test of a LSI internal memory, to be used for initializing a cache memory also.
    ＬＳＩ内部メモリの製造テストに用いられるＢＩＳＴ（Build-In Self Test）回路をキャッシュメモリの初期化にも使用できるようにする。 - 特許庁
  • RADIO FREQUENCY INTEGRATED CIRCUIT FOR LOOP-BACK SELF-TEST
    ループバック自己検査用無線周波数集積回路 - 特許庁
1 2 3 4 5 6 7 8 次へ＞

例文データの著作権について