「sequence counter」を含む例文一覧(72)
1 2 次へ＞- A sequencer sends signals as to the display pulse in one frame to a sequence counter 22, and the sequence counter counts them.
シーケンサは、１フレーム中の表示パルスについての信号をシーケンスカウンタ２２に送り、シーケンスカウンタがこれをカウントする。 - 特許庁 - The counter reference sequence data 22 are sequence data of one item including a plurality of counter IDs indicating which event type each of a plurality of counter values in the counter data 21 indicates.
カウンタ参照配列データ２２は、カウンタデータ２１における複数のカウンタ値のそれぞれがどのイベント種別のものかを示す複数のカウンタＩＤを含む１つの配列データである。 - 特許庁 - When this counter has reached the length of the sequence the loop terminates.
このカウンタがシーケンスの長さに達すると、ループは終了します。 - Python - When the pulse sequence is run on an MRI apparatus 30, the time of use of the pulse sequence is counted by a pulse sequence use status counter 33.
ＭＲＩ装置３０でパルスシーケンスが実行されると、パルスシーケンスの使用時間がパルスシーケンス使用状況カウンタ３３でカウントされる。 - 特許庁 - The image forming apparatus 1 includes a data storage device 15 for storing counter data 21 and counter reference sequence data 22 and a communication processing section 16 for transmitting to a terminal apparatus 3 the counter reference sequence data 22 and the counter data 21.
画像形成装置１は、カウンタデータ２１とカウンタ参照配列データ２２とを格納するデータ格納装置１５と、カウンタ参照配列データ２２およびカウンタデータ２１を端末装置３へ送信する通信処理部１６とを有する。 - 特許庁 - A program counter control part 10 decodes a selected sequence control instruction f, and decides the next program counter signal g.
プログラムカウンタ制御部１０は、選択されたシーケンス制御命令ｆを解読し、次のプログラムカウンタ信号ｇを決定する。 - 特許庁 - In receiving the counter trigger, the reception counter 1 starts counting from the sequence number received from the UUI code holding part 3.
受信カウンタ１は、カウンタトリガを受信すると、ＵＵＩコード保持部３から受信したシーケンス番号からカウントを開始する。 - 特許庁 - state machine design and hardware experience by designing an arbitrary sequence counter
任意シーケンスカウンタを設計することによる状態機械の設計およびハードウェアの経験 - コンピューター用語辞典 - The second sequence generating part is allowed to be a counter output to increment in stepped or other complicated forms which are not the counter output other than a normal counter output.
第２の数列生成部は通常のカウンタ出力である他、階段状その他複雑な形式でインクリメントするカウンタ出力、カウンタ出力でない数列でよい。 - 特許庁 - The terminal apparatus 3 includes a communication processing section 32 for receiving from the image forming apparatus 1 the counter reference sequence data 22 and the counter data 21 and a utility 33 for specifying the event class of each of the counter values in the counter data on the basis of values of elements in the counter reference sequence data 22 and extracting the counter value by requested event type.
端末装置３は、カウンタ参照配列データ２２およびカウンタデータ２１を画像形成装置１から受信する通信処理部３２と、カウンタ参照配列データ２２の各要素の値に基づいてカウンタデータにおける各カウンタ値のイベント種別を特定し、必要なイベント種別のカウンタ値を抽出するユーティリティ３３とを有する。 - 特許庁 - If the count value of the PC counter is an unfixed value, an AUTOPG resetting sequence is carried out (step S4).
ＰＣカウンタのカウント値が不定値ならば、ＡＵＴＯＰＧリセットシーケンスを実行する（ステップＳ４）。 - 特許庁 - The stream structural table 7 includes decoding sequence as counts of a decoding sequence counter, and the stream structure analysis circuit 8 generates automatically the decoding sequence based on frame addresses in a bit stream storage memory 3 arranged in the decoding sequence.
ストリーム構造表７は、復号順番を復号順カウンタ８２の値として含むが、復号順番は、ストリーム構造解析回路８が、復号順に並んだビット列記憶メモリ３内のフレームの位置に基づいて自動生成する。 - 特許庁 - The pattern counter control part 74 reads the expanded sequence program from the FIFO-type memory 60 at a high speed.
パターンカウンタ制御部７４は、ＦＩＦＯ型メモリ６０から高速で展開シーケンスプログラムを読み出す。 - 特許庁 - Thus, the reception counter 1 can synchronize with the sequence number of a reception packet to be received the next and following time.
これにより、受信カウンタ１は、次以降に受け取る受信パケットのシーケンス番号と同期が取れることになる。 - 特許庁 - When the intended recipient UE correctly decodes a message, it also decodes the counter value or the sequence number.
意図された受信者UEが正しくメッセージを復号すると、それはカウンタ値又はシーケンス番号をも復号する。 - 特許庁 - The value of the sequence number + 1 of a reception packet is applied from a UUI code holding part 3 to a reception counter 1.
ＵＵＩコード保持部３から受信カウンタ１に対して、受信パケットのシーケンス番号＋１の値が与えられる。 - 特許庁 - To provide a CLAD device that can detect missing cells that cannot be detected from a sequence counter included in an ATM cell.
ＡＴＭセルに含まれるシーケンス・カウンタからは検出することのできないセル落ちの検出を可能とする。 - 特許庁 - Free running counters located within each of sequence of events detection cards are used to mark each event with a counter value when the sequence of events detection card first detects the event.
各イベントシーケンス検出カード内に位置する自走カウンタは各イベントをイベントシーケンス検出カードが最初にイベントを検出したときのカウンタ数値でマークするのに利用される。 - 特許庁 - A sequencer 17 increments sequentially an address generated in an address counter 13, and executes a big wash sequence while the address counter 13 generates one address.
シーケンサ１７はアドレスカウンタ１３に発生するアドレスを順次インクリメントさせつつ、アドレスカウンタ１３が１つのアドレスを発生している期間中に、ビットウォッシュシーケンスを実行する。 - 特許庁 - The sequence control circuit 1 comprises a counter signal output part 10, an instruction memory 20, a program counter control part 40, and second and third flip-flops 32 and 33.
シーケンス制御回路１は、カウンタ信号出力部１０と、インストラクションメモリ２０と、プログラムカウンタ制御部４０と、第２及び第３フリップフロップ３２，３３とを備えている。 - 特許庁 - On the basis of this sequence number, a number of packets received within a prescribed packet time is calculated by a packet counter 124.
パケットカウンタ１２４は、このシーケンス番号に基づいてパケット所定時間内における受信パケット数を計算する。 - 特許庁 - It compares this counter value or the sequence number with the last correctly received sequence number, which it holds in a memory (300), and deduces whether there are any missing sequence numbers, and accordingly effects transmission power control.
それは、このカウンタ値又はシーケンス番号をメモリ（３００）内に保管している最後に正しく受信したシーケンス番号と対比し、欠落しているシーケンス番号があるかを推論し、これにより、送信電力制御に作用する。 - 特許庁 - A bit sequence change bus 28 connects output terminals Q0 to Q7 of a latch counter IC 22 consisting of an 8-bit counter 24 and a latch circuit 26 to data input terminals D0 to D7 of a CPU 40 while changing the sequence.
８ビットのカウンタ２４とラッチ回路２６とにより構成されるラッチカウンタＩＣ２２の出力端子Ｑ０〜Ｑ７をビット順列変更バス２８によりその順列を変更してＣＰＵ４０のデータ入力端子Ｄ０〜Ｄ７に接続する。 - 特許庁 - Indications of the event and of the counter value associated with a detected event are sent from each of the sequence of events detection cards to a corresponding controller which uses its secondary clock, a further free running counter and the value of a sequence of events counter assigned to the event to ascertain the actual or absolute time that the event was detected at the sequence of events card.
イベントの指標および検出されたイベントに関連するカウンタ数値の指標は各イベントシーケンス検出カードから対応する制御装置に送信され、そこでは、その第二のクロック、さらなる自走カウンタ、およびイベントの割り当てられたイベントシーケンスカウンタの数値を利用し、イベントがイベントシーケンスカードに於いて検出された実際の時間または絶対時間を突き止める。 - 特許庁 - The sequence control instruction of a line next to a line indicated by a program counter signal (a) in each address of an instruction memory 20 and the sequence control instruction of a line at the destination of jump are stored in each storage area.
メモリ２０の各アドレスにプログラムカウンタ信号ａが示す行の次の行のシーケンス制御命令とジャンプ先の行のシーケンス制御命令とを各記憶領域に記憶しておく。 - 特許庁 - A counter 594 calculates a printing black ratio of the data, and a block energizing sequence selector 5942 decides a block sequence based on the black ratio.
計数部５９４１において印刷データの印刷黒率が算出され、この印刷黒率に基づいてブロック通電シーケンス選択部５９４２においてブロック通電シーケンスが決定される。 - 特許庁 - When the count value of the pulse sequence use status counter 33 is received, the vender management server device 10 charges rates corresponding to the time of use to a client (the user of the pulse sequence).
ベンダー管理サーバ装置１０は、パルスシーケンス使用状況カウンタ３３のカウント値を受信すると、使用時間に相当する料金を顧客（パルスシーケンスの使用者）に対して課金する。 - 特許庁 - The third flip-flop 33 interposed between the instruction memory 20 and the program counter control part 40 holds a sequence control instruction SI1 from the instruction memory 20, and outputs a previously input sequence control instruction SI3 to the program counter control part 40.
第３フリップフロップ３３は、インストラクションメモリ２０とプログラムカウンタ制御部４０との間に介在され、インストラクションメモリ２０からのシーケンス制御命令Ｓｌ１を保持すると共に、前回入力したシーケンス制御命令Ｓｌ３をプログラムカウンタ制御部４０に出力する。 - 特許庁 - The memory refreshes the currently addressed bank in response to a DARF command, and increments the bank address counter in a predetermined sequence.
メモリは、ＤＡＲＦコマンドに応答して現在アドレスされているバンクをリフレッシュし、所定のシーケンスでバンクアドレスカウンターをインクリメントする。 - 特許庁 - The packet flow controller is provided with a packet storage buffer means, a transmission time decision means that has a counter means to decide a transmission time of a packet, and a transmission sequence control means that manages a packet transmission sequence.
パケット蓄積用のバッファ手段と、カウンタ手段を有してパケットの送出時刻を決める送出時刻決定手段と、パケット送出順序を管理する送出順序制御手段とを備える。 - 特許庁 - This generation circuit has a VCID(VCD ID) storing part (11), a VCDU(Virtual Channel Data Unit) counter part (12) an APID(Applied Process ID) storing part (13), a sequence counter part (14) and a data buffer where test data are written independently and guarantees the continuity of counters.
ＶＣＩＤ格納部（１１）、ＶＣＤＵカウンタ部（１２）、ＡＰＩＤ格納部（１３）、及びシーケンスカウンタ部（１４）と、試験データを書き込むデータバッファとを独立に持ち、カウンタの連続性を保証する。 - 特許庁 - When the image data are received in the raster scanning sequence, a horizontal counter 207 counts the data by each pixel in the unit of one line, a vertical counter 206 counts the data by each line in the unit of pages.
画像データの入力がラスタ走査順に行われると、各画素ごとに１ライン単位で水平カウンタ２０７がカウントされ、各ラインごとにページ単位で垂直カウンタ２０６がカウントされる。 - 特許庁 - The multiplexer includes an output selection algorithm optimized based on a priori knowledge of an input selection sequence outputted by the counter.
マルチプレクサはカウンタによって出力される入力選択シーケンスの先験的知識に基づいて最適化される出力選択アルゴリズムを含む。 - 特許庁 - When any of a registered data sequence recorded in the N byte processing CAM cell array 11 is coincident with a data sequence of data to be compressed, a code generating circuit 15 generates an address of a CAM cell for recording data at the head of the data sequence and a compression code using a count of a coincidence length counter 13 for its component.
そして、Ｎバイト処理用ＣＡＭセル列１１に履歴されている登録データ列の何れかと被圧縮データのデータ列が一致すると、コード生成回路１５はそのデータ列の先頭のデータを履歴するＣＡＭセルのアドレスと一致長カウンタ１３のカウンタ値を成分とする圧縮コードを生成する。 - 特許庁 - A user terminal 20A transmits the count value of the pulse sequence use status counter 33 of the MRI apparatus 30 through a network 1 to a vender management server device 10.
利用者端末２０Ａは、ベンダー管理サーバ装置１０に対し、ネットワーク１を介して、ＭＲＩ装置３０のパルスシーケンス使用状況カウンタ３３のカウント値を送信する。 - 特許庁 - When the counter value of the timer section 13b becomes zero; a changeover deciding section 13d, the changeover switch 13c, and the sequence controlling section 13a carry out the stopping processes of the inverter 2.
その後、タイマー部１３ｂのカウンタ値が０になると、切替判断部１３ｄ，切替スイッチ１３ｃ，シーケンスコントロール部１３ａにより、インバータ装置２の停止処理を実行する。 - 特許庁 - In the alteration of the setting, the counts of the loop counter are set to match the prescribed value and then, the operations are conducted in the sequence of turning off the power source switch, turning on the key switch and turning on the power switch.
設定変更を行う際に、ループカウンタのカウント値と所定値を一致させてから、電源スイッチをオフ、キースイッチをオン、電源スイッチをオンの順序で操作を行う。 - 特許庁 - In the case where the value of the printing PG mode does not agree with the count value of the PC counter, an AUTOPG switching sequence is carried out until the values agree, thereby switching a PG (step S6).
印刷ＰＧモードの値がＰＣカウンタのカウント値と一致していない場合には、一致するまでＡＵＴＯＰＧ切換シーケンスを実行してＰＧを切り換える（ステップＳ６）。 - 特許庁 - The sequence of the data frame transmitted by the device 20 is decided by setting B in a B frame time timer 209 and N in an N counter 210.
端末装置２０が送信するデータフレームのシーケンスは、Ｂフレーム時間タイマ２０９におけるＢおよびＮカウンタ２１０におけるＮが設定されることにより決定される。 - 特許庁 - A TID server 2 manages the information received from the operation management device 1 via the line, and manages all the newest information and difference information which is information on changes, while providing the information with sequence values generated from a sequence counter.
ＴＩＤサーバ２は、運行管理装置１から回線を介して受信した情報を管理し、最新の全情報と、変化が生じたときの変化情報である差分情報に、シーケンスカウンタから発生されるシーケンス値を付与して管理する。 - 特許庁 - To provide a pulse train generator, which has a uniform phase interval by almost equalizing delay on wiring of each of delay circuits constituting the pulse stream generator, such as a ring oscillator, a ring counter or an M sequence counter.
リングオシレータ、リングカウンタ或いはＭ系列カウンタ等のパルス列生成装置において、これを構成する個々の遅延回路間の配線上の遅延をほぼ等しくすることにより、均等な位相間隔を有するパルス列発生器を提供することである。 - 特許庁 - The method further includes steps of detecting a counter section for providing count information which indicates an order of the transport packet associated with the selected program, in each transport packet, and determining whether a desired sequence of transport packets has been received in accordance with the order indicated in the counter section assigned to the received sequence of transport packets.
各トランスポート・パケットの中で、前記選択されたプログラムと関連する前記トランスポート・パケットの順番を表す計数情報を提供する計数部を検出して、所望の一連のトランスポート・パケットが、前記受け取った一連のトランスポート・パケットに付随する計数部の前記順番にしたがって受信されているかどうかを判定する。 - 特許庁 - The sequence table is specified on the basis of a control command, the management table in which the value of the absolute time counter has reached the use start timing stored in the sequence table is specified, and which of data groups sectioned into N is to be used is determined on the basis of the management data of the management table.
制御コマンドに基づいてシーケンステーブルを特定し、絶対時間カウンタの値が、シーケンステーブルに記憶された使用開始タイミングに達した管理テーブルを特定し、管理テーブルの管理データに基づいて、Ｎ区分されたデータ群の何れを使用するかを決定する。 - 特許庁 - Each sequencer comprises a memory that stores a parameter for execution of the sequencer, a memory controller, a loop counter, a sequence controller and an interface unit that handles transmission and reception of signals with an external unit of the sequencer.
各シーケンサは、自身の実行用のパラメータを格納するメモリ、メモリコントローラ、ループカウンタ、シーケンスコントローラ、該シーケンサの外部との信号の送受信を行うインタフェース部を備える。 - 特許庁 - The stored data are outputted in a sequence suitable for packet configuration on the basis of the address generated by the address generating section 214 according to the counters of an output data counter section 216.
記憶されたデータは、出力データカウンタ部２１６のカウンタに従って、アドレス発生部２１４が発生したアドレスに基づいて、パケット構成に適した順序で出力される。 - 特許庁 - In a field counter FDCT, K bit of data of which each bit is constituted by the random number sequence from K taps is set as its load value and increment or decrement of a counted value is performed.
フィールドカウンタＦＤＣＴは、Ｋ個のタップからの乱数系列により各ビットが構成されるＫビットのデータがそのロード値に設定され、カウント値をインクリメント又はデクリメントする。 - 特許庁 - When receiving a program counter signal S1 from a sequence controller 10, a pattern generating section 11 outputs a pattern signal S2 after a constant period of time generated by a pipeline process.
パターン発生部１１は、シーケンス制御部１０からのプログラムカウンタ信号Ｓ１が入力されると、パイプライン処理により一定時間を要した後でパターン信号Ｓ２を出力する。 - 特許庁 - Also preferably, an electrode 4' to be a counter electrode, an electrolyte-containing section 9 to contain an ionic electrolyte and an ion-exchange membrane 10 are laminated in this sequence and the ion-exchange membrane is disposed on the biological interface.
対極となる電極４’、イオン性電解質を含有する電解質含有部９、イオン交換膜１０がこの順番に積層され、イオン交換膜を生体界面に配置することが好ましい。 - 特許庁 - An information signal Vin is modulated and reset driving is carried out after the point t5 of time when a black-and-white image is displayed by scanning the liquid crystal panel in line sequence to emit light, and then, the potential Vcom of a counter electrode is also modulated.
液晶パネルを線順次走査して白黒画像を表示させ光を照射した後ｔ_５に、情報信号Ｖ_inを変調してリセット駆動を行なうが、このとき、対向電極の電位Ｖ_com も変調させる。 - 特許庁 - A free-run counter 42 counts receiving-side symbol timing and forcibly sets the order numbers outputted from the positional information code sequence detector 41, thereby synchronizing the receiving-side order numbers with transmitting-side order numbers.
フリーラン・カウンタ４２は、受信側のシンボルタイミングを計数するとともに、位置情報符号系列検出器４１が出力した順序番号を強制的にセットすることにより、送信側の順序番号との同期をとる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- Python
- Copyright 2001-2004 Python Software Foundation.All rights reserved.
Copyright 2000 BeOpen.com.All rights reserved.
Copyright 1995-2000 Corporation for National Research Initiatives.All rights reserved.
Copyright 1991-1995 Stichting Mathematisch Centrum.All rights reserved.
