「serial digital interface」を含む例文一覧(44)
- INTERFACE UNIT FOR DIGITAL SERIAL DATA AND BRIDGE PORTAL UTILIZING THE SAME
ディジタルシリアルデータのインタフェース装置およびそれを利用したブリッジポータル - 特許庁 - INTERFACE DEVICE FOR DIGITAL SERIAL DATA AND DATA TRANSFER SPEED SELECTING METHOD
デジタルシリアルデータのインターフェース装置及びデータ転送速度選択方法 - 特許庁 - The interface 63 works as a voice/serial converter which converts a digital voice signal to a serial signal.
インターフェース部６３は、デジタル音声信号をシリアル信号へ変換する音声／シリアル変換部として働く。 - 特許庁 - ELECTRONIC UNIT AND PROCESSING METHOD IN BUS INITIALIZED PHASE FOR INTERFACE DEVICE OF DIGITAL SERIAL DATA
電子機器およびディジタルシリアルデータのインタフェース装置のバス初期化フェーズにおける処理方法 - 特許庁 - The media converter is equipped with a function for inputting the digital data of unidirectional interface and converting it into the digital data of bidirectional interface and a function for inputting the digital data of bidirectional interface and converting it into the digital data of unidirectional interface, the unidirectional interface is a digital interface in a HD-SD (high definition serial data interface) system and the bidirectional interface is a digital interface conforming to IEEE 1394.
片方向インターフェースのデジタルデータを入力して双方向インターフェースのデジタルデータに変換する機能及び双方向インターフェースのデジタルデータを入力して片方向インターフェースのデジタルデータに変換する機能を備え、片方向インターフェースは、ＨＤ−ＳＤＩ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｓｅｒｉａｌ Ｄａｔａ Ｉｎｔｅｒｆａｃｅ）方式のデジタルインターフェースであり、双方向インターフェースは、ＩＥＥＥ１３９４に準拠したデジタルインターフェースである。 - 特許庁 - CONNECTOR/DIGITAL SERIAL BUS INTERFACE DEVICE, CONTROLLER FOR DISPLAY DEVICE HAVING IT, AND INTEGRATED CIRCUIT CHIP
コネクター／デジタル直列バス・インターフェース装置及びこれを具備する表示装置の制御装置及び集積回路チップ - 特許庁 - To provide a video signal processor for properly branching any signal of an HD-SDI (High Definition Serial Digital Interface) signal, an SD-SDI (Standard Definition Serial Digital Interface) signal, and an audio signal even when any of them is received from the same terminal and applying optimum processing to the received signal depending on the received signal.
ＨＤ−ＳＤＩ信号、ＳＤ−ＳＤＩ信号、およびアナログ信号の何れかの信号が同一の端子から入力されても、適宜分岐させて、入力された信号に応じて最適な処理を施す。 - 特許庁 - To provide a digital copying machine and a digital copying machine system constructing a system with a high degree of freedom by using a high-performance serial interface as an internal interface.
内部インターフェースとして、高速シリアルインターフェースを使用することにより、自由度の高いシステムを構築することが可能なデジタル複写機およびデジタル複写機システムを提供すること。 - 特許庁 - The first digital interface transmits a digital imaging signal by means of serial data comprising a start bit, data related to an imaging signal, and a stop bit in this order, and the second digital interface transmits a basic clock signal.
第１のディジタルインターフェースでは、ディジタル撮像信号を、スタートビット、撮像信号に係るデータ、ストップビットの順で構成されるシリアルデータで伝送し、第２のディジタルインターフェースでは、基本クロック信号を伝送している。 - 特許庁 - To transmit a data sequence comprising a digital video signal whose frame rates are 50, 60, 72, 75, 90, 120 Hz or the like and a Key signal data sequence by using circuit components for serial transmission according to the HD SDI(High Definition Serial Digital Interface).
フレームレートを５０，６０，７２，７５，９０，１２０Ｈｚ等とするディジタル映像信号を成すデータ系列とＫｅｙ信号データ系列との伝送を、HD SDIに従ったシリアル伝送用の回路構成要素を用いて行えるようにする。 - 特許庁 - To provide a connector/digital serial bus interface device, a controller for a display device having it, and an integrated circuit chip.
コネクター/デジタル直列バス・インターフェース装置及びこれを具備する表示装置の制御装置及び集積回路チップを提供する。 - 特許庁 - This connector/digital serial bus interface device 160 allows use of a digital serial bus 120 by using ground pins 111 and 115 alone even when a connector 110 has one non-connection pin 113 or has no connection pin.
コネクター/デジタル直列バス・インターフェース装置１６０はコネクター１１０に無接続ピン１１３が一つかまたは存在しなくてもグラウンドピン１１１，１１５のみを用いてデジタル直列バス１２０の使用が可能であるようにする。 - 特許庁 - The integrated circuit chip is constructed so that the connector/digital serial bus interface device 160 and the inversion part are built in the integrated circuit chip.
集積回路チップは、前記コネクター/デジタル直列バス・インターフェース装置１６０及び反転部をそれ自体に内蔵する形態に構成される。 - 特許庁 - To provide an improved data receiver capable of efficiently performing serial transmission about a plurality of channels of an HD-SDI (high definition serial digital interface) signal and being used in data transmission and reception that can realize serial transmission about 4k × 2k signal or the like.
HD-SDI信号の複数チャンネル分についてのシリアル伝送を効率良く行うことができ、また、４ｋ×２ｋ信号等についてのシリアル伝送を実現できることになるデータ送受信に用いることができる改良されたデータ受信装置とする。 - 特許庁 - SDI (Serial Digital Interface) data containing video material information are compressed by an input processing section 141 and temporarily held by an input buffer 142, and thereafter are output to a storage section.
映像素材情報を含むＳＤＩデータを入力処理部１４１で圧縮し、入力バッファ１４２で一時保持した後、蓄積部に出力する。 - 特許庁 - When an SDI In (serial digital interface) signal is an HD (high definition) signal, both encoders 103-1, 103-2 apply intra-coding to a Video In signal from an input circuit 101.
SDI In信号がＨＤ信号であるとき、入力回路１０１からのVideo In信号に対し、エンコーダ１０３-1，１０３-2の双方でイントラ符号化をする。 - 特許庁 - This serial type interface circuit is provided with gates (90, 92) stopping only clock operation of clocks of digital portions (64, 66) as keeping clock sources (626, 56) operating in addition to current interruption of an analog portion (62) of the interface circuit (52).
インターフェイス回路（５２）のアナログ部分（６２）の電流ダウンのみならず、デジタル部分（６４、６６）のクロックを、クロック源（６２６、５６）は動作させたまま、クロック動作のみ停止させるゲート（９０、９２）を設けた。 - 特許庁 - Since a digital amplifier is easily connected to a personal computer using a universal serial bus interface (USB interface), the digital amplifier can be easily installed in the personal computer and immediately used without installing another driver in the desktop and laptop personal computer.
ユニバーサルシリアルバスインターフェイス（ＵＳＢインターフェイス）を用いて、簡易にパーソナルコンピュータに接続されるため、パーソナルコンピュータに容易に据え付けられて、別のドライバーを卓上型パーソナルコンピュータやラップトップ型パーソナルコンピュータに設けることなく、直ちに使用可能となる。 - 特許庁 - An ADF (ancillary data flag) judging part 101 judges whether or not auxiliary data of an SDI (serial digital interface) signal contain ADF data to judge whether or not the inputted auxiliary data are digital VANC signals.
ＡＤＦ判定部１０１は、ＳＤＩ信号の補助データにＡＤＦデータが含まれるか否かを判定することで、入力された補助データがディジタルＶＡＮＣ信号であるか否かを判定する。 - 特許庁 - Thus, digital data output from the serial interface are converted to an analog voltage in the DA converter 201, and the analog voltage output from the DA converter 201 is converted to a digital signal in the AD converter 102 and output from the digital signal processor 103 as the digital signal.
それによって、シリアルインターフェースから出力されるデジタルデータをＤＡコンバータ２０１でアナログ電圧に変換し、ＤＡコンバータ２０１から出力されるアナログ電圧をＡＤコンバータ１０２でデジタル信号に変換し、デジタルシグナルプロセッサ１０３からデジタル信号として出力する。 - 特許庁 - The interface of a controller part and an engine part is arranged after an RIP, and an engine control part 16 is provided with an image processing part and a video data storage memory, and the interface is configured to transfer digital data by high speed serial communication.
コントローラ部とエンジン部のインタフェースをＲＩＰ２６後とし、エンジン制御部１６に画像処理部とビデオデータの保持メモリを持ち、インタフェースを高速シリアル通信によるデジタルデータでの転送にする構成とする。 - 特許庁 - To provide an encoder, an edit apparatus, and a program transmission apparatus capable of easily reusing (re-editing) a program by using an SDI (Serial Digital Interface) signal.
ＳＤＩ信号を用いて番組プログラムを容易に再利用（再編集）することができるエンコード装置、編集装置、及び番組送出装置を提供することを目的とする。 - 特許庁 - The controller 100 for the display device is provided with the connector/digital serial bus interface device 160 and an inversion part for use of a module having a write protection pin.
表示装置の制御装置１００は、コネクター/デジタル直列バス・インターフェース装置１６０を具備し、ライトプロテクションピンが設置されたモジュールの使用のための反転部を具備する。 - 特許庁 - The temperature monitor means 104 is built inside the display panel and the temperature can be read out to an outside by a register as a digital data through a serial interface.
また、液晶パネル内には温度モニタ手段１０４が混載されており、温度をデジタルのデータとして、レジスタによってシリアルインターフェースを介して外部に読み出すことができる。 - 特許庁 - To prevent the output of an erroneous analog output signal when supplying input data having an error to a digital/analog (D/A) converter having a serial interface.
シリアルインタフェースを有するデジタル／アナログコンバータに誤りがある入力データが供給される場合に、誤ったアナログ出力信号が出力されることを防止する。 - 特許庁 - Gamma-correction blocks 160, 190 perform gamma-correction processing and eliminate data bits for a synchronizing signal, in a serial digital interface (HD-SDI) of a HDTV(High Definition Television Receiver) to eliminate data bits from image data.
ガンマ補正ブロック160,190においてガンマ補正処理を行うとともに、HDTVのシリアルディジタルインターフェース(HD−SDI)における同期信号用のデータビットを、ガンマ補正ブロック160,190において画像データ中から削除する。 - 特許庁 - To ensure the cable length at the digital interface of an industrial camera in a serial system where extension of the cable length is difficult as compared with a parallel system because a phase margin cannot be guaranteed.
産業用カメラのデジタルインターフェースにおいて、パラレル方式に比べ位相マージンが確保できずケーブル長の延長が困難なシリアル方式で、ケーブル長を確保する事を目的とする。 - 特許庁 - In a high frequency signal receiving device 31 connected to a digital machine 33 having a MPEG expander 38 via a common interface signal, an interface converter 26 converting from the received high frequency signal to a serial signal to obtain the common interface signal is equipped, therefore the receiving device 31 can be connected easily to the digital machine 33.
ＭＰＥＧ伸長部３８を有するディジタル機器３３に共通インターフェース信号で接続される高周波信号受信装置３１であって、シリアル信号に変換して共通インターフェース信号にするインターフェース変換部２６を有した構成としたものであり、これにより、ディジタル機器３３に容易に接続することができる。 - 特許庁 - In an imaging device comprising an imaging unit (camera head), a transmission line (optical cable or triax cable), and a control unit (camera control unit), by connecting a serial digital interface output of the control unit to a video input of the control unit, format setting or error detection for the serial digital interface output of the control unit is performed.
本発明は、上記課題を解決するため、撮像部（カメラヘッド）と伝送路（光ケーブルまたはトライアックスケーブル）と制御部（カメラコントロールユニット）とからなる撮像装置において、前記制御部のシリアルデジタルインターフェース出力を前記制御部の映像入力に接続することにより、前記制御部のシリアルデジタルインターフェース出力のフォーマットの設定やエラー検出を行なう。 - 特許庁 - A cross-point switch 101 selectively takes a serial digital interface (SDI) signal of one series from SDI signals Sin-1 to Sin-m of m-series, based on a switch control signal SWC according to user's operation.
クロスポイントスイッチ１０１は、ユーザ操作に基づいた切り換え制御信号ＳＷＣに基づいて、ｍ系統のＳＤＩ信号Ｓin-1〜Ｓin-mから一系統のＳＤＩ信号を選択的に取り出す。 - 特許庁 - The interface circuit section 106 and the main body circuit section 107 are connected by a transmission section being a wireless connection section or a digital serial interface connection section such as the TMDS and the LVDS, and the interface circuit section 106 can transmit the image signal to the main body circuit section 107 without being affected by the length of wires.
インターフェース回路部１０６と本体回路部１０７とは無線接続部接続部又はＴＭＤＳやＬＶＤＳ等のデジタルシリアルインターフェース接続部等の伝送部で接続され、インターフェース回路部１０６から本体回路部１０７に対して画像信号を配線長に影響される事なく伝送可能とする。 - 特許庁 - A transmission section 25 encrypts a base band signal S24, generates an HD-SDI (High Definition bit Serial Digital Interface) signal S3 resulting from inverting the logical value of the MSB of a module causing the inhibit code when the inhibit code is generated after the encryption, and transmits the signal S3 to a projector 4 in a serial form.
送信部２５において、ベースバンド信号Ｓ２４を暗号化し、当該暗号化後に禁止コードが生じた場合にそのモジュールのＭＳＢの論理値を反転させたＨＤ−ＳＤＩ信号Ｓ３を生成し、これをプロジェクタ装置４にシリアル形式で送信する。 - 特許庁 - When the data of respective items including data of video and/or audio items are packaged and transmitted as a transmit packet of a serial digital transfer interface, the data of video items and the data of audio items obtained by receiving serial data CPS are temporarily stored in a memory part 212 in sequence and then outputted.
映像および／または音声のアイテムのデータを含む各アイテムのデータをパッケージ化してシリアルディジタルトランスファーインタフェースの伝送パケットとして伝送する場合、シリアルデータＣＰＳを受信して得た映像のアイテムのデータや音声のアイテムのデータを順次メモリ部２１２に一時記憶してから出力する。 - 特許庁 - To provide a phase synchronization circuit for preventing a jitter characteristic of an SDI (Serial Digital Interface) signal from deteriorating and the followability of PCR(Program Clock Reference)-PLL (Phase Locked Loop) control from deteriorating even when a stream having relatively large PCR jitter is received.
ＰＣＲジッタが比較的大きいストリームを受信した場合でも、ＳＤＩ信号のジッタ特性の悪化およびＰＣＲ−ＰＬＬ制御の追従性の悪化を防止することが可能な位相同期回路の提供。 - 特許庁 - Data indicating the transfer mode of a transmission packet is inserted in a payload portion contained in the transmission packet of serial digital transfer interface (SDTI), and data indicating the timing mode of the transmission packet is inserted in the payload portion.
シリアル・ディジタル・トランスファ・インタフェース（ＳＤＴＩ）の伝送パケットに含まれるペイロード部に伝送パケットの転送モードを示すデータを挿入し、またこのペイロード部に伝送パケットのタイミングモードを示すデータを挿入する。 - 特許庁 - The architecture has a DC loop for removing DC offset from a signal component, a digital variable gain amplifier (DVGA) for providing a gain range, an automatic gain control (AGC) loop for performing a gain control relating to the DVGA and an RF/analog circuit, and a serial bus interface (SBI) unit for providing control to the RF/analog circuit via a serial bus.
信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有する。 - 特許庁 - The VTR 2 uses a time code signal which is multiplexed on the serial digital interface signal to detect information which copes in 1/30 sec, and generate field information and the phase of the video signal is locked with that of a time code signal and the video signal is recorded/reproduced.
ＶＴＲ２では、シリアルデジタルインタ−フェ−ス信号に多重されたタイムコード信号を用い、１／３０秒に対応する情報を検出し、フィ−ルド情報を生成し、ビデオ信号とタイムコード信号を位相ロックさせ記録再生することを可能にする。 - 特許庁 - The pulse interval corresponding to the amount of operations of the operation lever of the radio transmitter 4 is converted into a digital value through a signal conversion circuit 523 and an AD converter 524, and turned into packet data by a USB (universal serial bus) interface tip 525 to be passed to a computer from a USB connector 2.
無線送信器４の操作レバーの操作量に対応するパルス間隔は、信号変換回路５２３及びＡＤ変換器５２４を経てディジタル値に変換され、ＵＳＢインターフェイスチップ５２５によってパケットデータとされてＵＳＢコネクタ２からコンピュータに渡される。 - 特許庁 - To solve the problem with a video system of the prior art utilizing an SDI (Serial Digital Interface) that the area of the video display per SDI receiving circuit is fixed and therefore more controllers and the SDI receiving circuits are needed than a video display area when a screen which is extremely elongated longitudinally or vertically is controlled.
ＳＤＩを利用した先行する映像装置においては、ＳＤＩ受信回路の１回路当りの映像表示は固定エリアであるため、極端な横長又は縦長のスクリーンを制御する場合には、映像表示面積以上にコントローラ及びＳＤＩ受信回路が必要となる。 - 特許庁 - Thus, the host CPU sends information indicating hibernation as stopped state information to an embedded controller via a serial interface, so that when a digital still camera is started the next time, the starting method is determined to be a warm-boot method by a starting method determination program.
これにより、ホストCPUによりシリアルインタフェースを介して、エンベデッドコントローラに、休止状態情報としてハイバネーションを示す情報が送信され、デジタルスチルカメラが次回起動されるときは、起動方式決定プログラムにより、起動の方式がウォームブートの起動の方式に決定される。 - 特許庁 - To obtain a direct down converting receiver architecture having a DC loop for removing a DC offset from a signal component, a digital variable gain amplifier (DVGA) for providing a gain range, an automatic gain control (AGC) loop for performing gain control relating to the DVGA and RF/analog circuits, and a serial bus interface (SBI) unit for providing control relating to the RF/analog circuits via a serial bus.
信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャを提供する。 - 特許庁 - The direct downconversion receiver architecture includes: a DC loop to remove DC offset from signal components; a digital variable gain amplifier (DVGA) to provide a range of gains; an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry; and a serial bus interface (SBI) unit to provide controls for the RF/analog circuitry via a serial bus.
信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャ。 - 特許庁 - A direct downconversion receiver architecture has a DC loop to remove DC offset from the signal components, a digital variable gain amplifier (DVGA) to provide a range of gains, an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry, and a serial bus interface (SBI) unit to provide controls for the RF/analog circuitry via a serial bus.
信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有するダイレクトダウンコンバート受信機アーキテクチャとした。 - 特許庁 - The DA converter evaluation and inspection apparatus is provided with a changeover switch SW21 between the DA converter 201 and the output end of a correlated double sampling circuit 101 and the input end of an AD converter 102, and is provided with a changeover switch SW12 between a serial interface 301 and the output end of a digital signal processor 103 and the output end of the DA converter 201.
ＤＡコンバータ２０１および相関二重サンプリング回路１０１の出力端とＡＤコンバータ１０２の入力端との間に切替スイッチＳＷ２１を設け、シリアルインターフェース３０１およびデジタルシグナルプロセッサ１０３の出力端とＤＡコンバータ２０１の出力端との間に切替スイッチＳＷ１２を設ける。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
