「serial processor」を含む例文一覧(148)
＜前へ 1 2 3 次へ＞- An SSR sensor signal processor 1 and a remote device 2 are connected through one high-speed serial transmission line 3.
ＳＳＲセンサ信号処理装置１と遠隔装置２との間は、１本の高速シリアル伝送路３を介して接続される。 - 特許庁 - In such a configuration, a lump of signal processing is executed by the processor group comprising the plurality of processors having the serial numbers.
このような構成において、番号が連続する複数のプロセッサからなるプロセッサ群で信号処理の一塊を実行する。 - 特許庁 - Communication is enabled between the electronic equipment and the information processor, when the information on the serial code and the date of the electronic equipment is matched with the information of the serial code and the date password respectively inputted to the information processor, the download of the program from the information processor to the electronic equipment and the version-up of the electronic equipment is completed.
電子機器と情報処理装置との間で通信を可能にし、電子機器のシリアルコードと日時の情報とがそれぞれ情報処理装置に入力されたシリアルコードと日時パスワードの情報とに一致すると、情報処理装置から電子機器へプログラムのダウンロードが実行され、電子機器のバージョンアップが終了する。 - 特許庁 - To provide a two-wire type serial data transfer method that suppresses an increase of processor processing time and an increase of storage device for preparation of software, and provide a program and a two-wire type serial data transfer controller.
プロセッサ処理時間の増加及びソフトウェア準備のための記憶装置の増加を抑えた２線式シリアルデータ転送制御方法、プログラム及び２線式シリアルデータ転送制御装置を提供する。 - 特許庁 - To provide a data processor capable of generating a serial signal of a bit rate required in an optical interface in the case of generating the serial signal on the basis of a plurality of input signals.
複数の入力信号を基にシリアル信号を生成する場合に、光インタフェースに要求されるビットレートのシリアル信号を生成することを可能とするデータ処理装置を提供できる。 - 特許庁 - In an intermediate- or large-scale system, a processor 200 downloads a program stored in an external host processor 220 through a leased high-speed serial bus 21 and stores it in a RAM.
中規模または大規模のシステムにおいて、処理装置２００は専用の高速シリアルバス２１０を介して、外部ホストプロセッサ２２０に格納されているプログラムをダウンロードし、ＲＡＭに格納する。 - 特許庁 - The data processor is provided with an input device capable of receiving data by a parallel or serial format and executing programming so as to output the received data to a processor in parallel.
データ処理装置は、パラレルまたはシリアルなフォーマットでデータを受け取り、受信したデータを処理装置にパラレルに出力するようプログラミングすることができる入力装置を備える。 - 特許庁 - Four read requests of respective CMYK colors are serially issued from an image processor 3 to an image memory access control part 21 through a PCI Express serial bus 20.
画像処理装置３からPCI Expressシリアルバス20を介して画像メモリアクセス制御部21に、CMYK各色の４回のリードリクエストを連続して発行する。 - 特許庁 - To suppress the decline of the efficiency of data transfer of a data processor for performing data communication by using a serial bus based on an IEEE1394 standard.
IEEE１３９４規格準拠のシリアルバスを用いてデータ通信を行うデータ処理装置の、データ転送の効率の低下を抑止する。 - 特許庁 - To provide an interface circuit with an IR (Infrared) interface circuit and a serial interface circuit, and to provide an information processor using the same.
ＩＲ（Ｉｎｆｒａｒｅｄ；赤外線）インタフェース回路及びシリアルインタフェース回路が搭載されたインタフェース回路及びそれを用いた情報処理装置に関する。 - 特許庁 - To provide a data processor which makes a ROM (serial data interface ROM) for programming a programmable circuit (writing program data) unnecessary.
プログラマブル回路をプログラムする（プログラムデータを書き込む）ためのＲＯＭ（シリアルインターフェイスＲＯＭ）が不要となるデータ処理装置を提供する。 - 特許庁 - The information processor 1 has a password generating means 14 for generating a password by using a serial number 121 for identifying the external device 2 and a serial number 131 for identifying the information processor 1, and a password input means 15 for inputting the password to the external device 2.
情報処理装置１は、外部デバイス２を識別するシリアル番号１２１と、情報処理装置１を識別するシリアル番号１３１とを用いてパスワードを生成するパスワード生成手段１４と、当該パスワードを外部デバイス２に対して入力するパスワード入力手段１５を有する。 - 特許庁 - To easily update a program of an incorporated microcomputer without removing the cover or the like with respect to a serial data processor which is inserted to a transmission route, through which serial data is transmitted, and is used.
シリアルデータを伝送する伝送経路に挿入して使用されるシリアルデータ処理装置において、ケースカバーの取外作業等を行うことなく、内蔵マイクロコンピュータのプログラムを簡単に更新できるようにする。 - 特許庁 - The processor LSI1 sets the power-on sequence wanted as the whole system to a memory 47 for sequencer through the serial interface 101.
プロセッサＬＳＩ１はシステム全体として希望する電源投入順序をシリアルインタフェース１０１を介してシーケンサ用メモリ４７に設定する。 - 特許庁 - To provide a data processor allowing selective use of USB (Universal Serial Bus) communication or NFC-WI (Near Field Communication Wired Interface) communication by use of common external terminals.
ＵＳＢ通信又はＮＦＣ−ＷＩ通信を共通の外部端子を用いて選択的に利用可能なデータ処理装置を提供する。 - 特許庁 - The storage 4 is connected to the data processor 2 that is a host controller by a serial ATA standard in series via a channel 6.
ホストコントローラであるデータ処理装置２には、通信路６を介して記憶装置４がシリアルＡＴＡ規格によって直列接続されている。 - 特許庁 - To provide an image forming device, a recording paper processor, a recording paper storage device, and a check device for the recording paper processor which can realize a smooth serial communication between the image forming device and accessories, etc.
画像形成装置とアクセサリ類との間の円滑なシリアル通信を実現可能とした画像形成装置、記録紙処理装置、記録紙格納装置、及び記録紙処理装置用チェック装置を提供する。 - 特許庁 - An image signal processor 120 to which the scope 110 is connected and an image signal processor 220 to which the scope 210 is connected are connected to each other by serial communication cables 300, 301, 302.
スコープ１１０が接続される画像信号処理プロセッサ１２０とスコープ２１０が接続される画像信号処理プロセッサ２２０をシリアル通信用のケーブル３００、３０１、３０２で接続する。 - 特許庁 - A processor 100 is connected to another processor 200 through a system bus L10 including a serial signal communication line L20 and a synchronization signal communication line L30.
処理装置１００が、シリアル信号用通信線Ｌ２０および同期信号用通信線Ｌ３０によって構成されるシステムバスＬ１０を介して他の処理装置２００と通信可能に接続される。 - 特許庁 - A configuration is provided for carrying out hardware initialization of the slave processor 2 by outputting the initialization signal from the serial sending/receiving means on the basis of the initialization command from the master processor 1.
マスタ処理装置１からの初期化の指令に基づきシリアル送受信手段から初期化信号を出力させることによりスレーブ処理装置２をハード的に初期化を行う構成とする。 - 特許庁 - The two processor devices are connected by a duplexed serial bus and are equipped with a higher level controller which executes a control operation and access to the counterpart processor device, a duplexed transmission controller which controls transmission of serial data, a duplexed receiving controller which controls reception of the serial data, and a duplexed diagnostic means to diagnose validity of the received data.
２つのプロセッサ装置は、二重化されたシリアルバスにより接続され、制御演算及び相手側のプロセッサ装置とのアクセスを実行する上位コントローラと、シリアルデータの送信を制御する二重化された送信コントローラと、シリアルデータの受信を制御する二重化された受信コントローラと、受信データの正当性を診断する二重化された診断手段とを設けた。 - 特許庁 - A BIOS (Basic Input/Output System) 60 reads the serial numbers 21 and 91 from the main storage 2 and hard disk 9, and makes the information processor unusable status when the read serial numbers 21 and 91 are not registered in the flash memory 5.
ＢＩＯＳ６０は、主記憶２及びハードディスク９からシリアル番号２１、９１を読み出して、読み出したシリアル番号２１、９１がフラッシュメモリ５に登録されていない場合に、情報処理装置を使用不可の状態とする。 - 特許庁 - The priority control apparatus 1 is provided with a priority control processor 11 to execute a priority control processing, a policy holding portion 12 to hold a policy which has been set in advance, and a LAN frame/serial data converter 13 to conduct an IP-serial conversion.
優先制御装置１は優先制御処理を実行する優先制御処理部１１と、予め設定されたポリシーを保持するポリシー保持部１２と、ＩＰ−シリアル変換を行うＬＡＮフレーム／シリアルデータ変換部１３とを備えている。 - 特許庁 - To provide a video signal processor for properly branching any signal of an HD-SDI (High Definition Serial Digital Interface) signal, an SD-SDI (Standard Definition Serial Digital Interface) signal, and an audio signal even when any of them is received from the same terminal and applying optimum processing to the received signal depending on the received signal.
ＨＤ−ＳＤＩ信号、ＳＤ−ＳＤＩ信号、およびアナログ信号の何れかの信号が同一の端子から入力されても、適宜分岐させて、入力された信号に応じて最適な処理を施す。 - 特許庁 - To provide a radar image processor of high detection precision for a time-serial change of an observation object, even when an area ratio of a range generating the time-serial change to a range of the observation object, within the range, is small.
観測対象の範囲に対するその範囲中で時間的変化を生じる範囲の面積比が小さい場合であっても、観測対象の時間的変化の検出精度が高いレーダ画像処理装置を得ることを目的とする - 特許庁 - Output data of the data processor are converted by the input output data converting means through the input output processing virtuality means and outputted to the serial port.
データ処理装置の出力データは、入出力処理仮想化手段を通じ、入出力データ変換手段で変換されてシリアルポートに出力される。 - 特許庁 - The processor 10 generates a digital serial video signal on the basis of an image signal read from a CCD 41 in a video scope 40, and transmits the video signal to the separate output unit 25.
ビデオスコープ４０内のＣＣＤ４１から読み出される画像信号に基づいて、デジタルシリアル映像信号を生成し、分離出力部２５へ送る。 - 特許庁 - To provide a paper sheet processor and a method that can reduce an operation burden of a user and improve accuracy of serial numbers stored in a database.
ユーザの操作負担を軽減し、かつ、データベースに記憶される記番号の精度を向上させることができる紙葉類処理装置及び方法を提供する。 - 特許庁 - To provide a data processor where an inhibition code is not included in a converted serial signal, and an error correction code is included as it is.
変換後のシリアル信号に禁止コードが含まれないと共に誤り訂正コードをそのまま含ませることができるデータ処理装置を提供する。 - 特許庁 - Outside of the processor 1, a common bus 92 composed of a bundle of serial communication lines connected to each of the other processors 1 through the common bus IF 14 is provided.
プロセッサ１の外部に、共通バスＩＦ１４を介して他プロセッサ１毎に接続されたシリアル通信線の束から成る共通バス９２を備える。 - 特許庁 - This baseband processor (120) comprises a serial control interface (131, 210) to generate a programming signal for controlling a relationship among the plurality of base currents.
このベースバンドプロセッサ（１２０）は、複数のベース電流の間の関係を制御するためのプログラム信号を発生するシリアル制御インタフェース（１３１，２１０）を具備する。 - 特許庁 - To continue debugging even when the power sources of processor cores are individually interrupted in a semi-conductor device which includes the plurality of processor cores for controlling by serial communication a circuit for debugging software, and where the debugging circuits are connected in chain.
ソフトウェアをデバッグするための回路をシリアル通信で制御するプロセッサコアを複数備え、各デバッグ回路がチェーン接続された半導体装置において、プロセッサコアの電源を個別に遮断されてもデバッグを継続する。 - 特許庁 - When a video cassette to which a tag 2 is attached is mounted on or made close up to a prescribed distance to an information processor 1, a reader/writer 11 reads a serial number from the tag 2, and judges whether or not the serial number is stored in a memory 13.
情報処理装置１に、タグ２が貼り付けられたビデオカセットが装着されるかまたは所定の距離まで近づけられると、リードライタ１１は、タグ２からシリアルナンバー６１を読み出し、メモリ１３に記憶されているか否かを判定する。 - 特許庁 - To provide a video signal processor that receives digital signals as serial data, carries out color component correcting processing, dither processing, and integral processing, and outputs them as serial data again, whose circuit is reduced in scale by improving each signal processing.
ディジタル信号がシリアルデータとして供給され、色成分の補正処理やディザ処理及び積分処理を行い、再びシリアルデータとして出力する映像信号処理装置において、各信号処理を改善して、回路規模を縮小すること。 - 特許庁 - To provide a serial communication processor capable of suppressing the occurrence of unwanted break signals when a power of equipments is turned on/shot down, a sudden blackout is occurred, or the device is being connected to or released from a serial port of an external device.
本発明は、装置の電源の投入・切断や、突然の停電の場合に、或いは、外部装置のシリアルシリアルポートへの接続又は解除しようとするとき、不要なブレーク信号の発生を抑制したシリアル通信処理装置を提供する。 - 特許庁 - To solve a problem that an image processor becomes inactive and a fatal fault results when specific information such as a serial number for each image processor stored in a nonvolatile memory is erased by the exhaustion of a backup power source of the nonvolatile memory.
不揮発性メモリ内に格納されるシリアル番号などの画像処理装置毎の固有情報が、前記不揮発性メモリのバックアップ電源の消耗により消えてしまった場合は、不作動になり、致命的な故障に繋がる。 - 特許庁 - A system chip 3 returns a response that a request response processor 46 inside an IO request processing section 33 has received by a serial interface 34 and stores it in a latch 41.
システムチップ３は、ＩＯリクエスト処理部３３内部のリクエスト応答処理部４６が受信した応答を、シリアルインタフェース３４で折り返してラッチ４１に格納する。 - 特許庁 - To provide a data processor for allowing a plurality of CPUs to respectively and independently perform communication with the individual functions of a USB (Universal Serial Bus) device through the use of a single communication route.
複数個のＣＰＵが夫々独立に単一の通信経路を用いてＵＳＢデバイスの別々のファンクションと通信を行うことができるデータ処理装置を提供する。 - 特許庁 - In a small-scale system, a processor downloads a program from a program developing device such as a computer through a serial communication line such as RS232C and executes the program.
小規模なシステムにおいて、処理装置がＲＳ２３２Ｃなどのシリアル通信路を介して、コンピュータなどのプログラム開発装置からプログラムをダウンロードして実行する。 - 特許庁 - An image processor is composed of serial connection of a plurality of processing modules for processing a command including a command ID, a module ID, a register address, and register data.
画像処理装置は、コマンドＩＤ、モジュールＩＤ及びレジスタアドレスとレジスタデータを含むコマンドを処理する複数の処理モジュールが直列に接続された構成を有する。 - 特許庁 - These analogue picked-up image signals are converted into four sets of HDTV serial signals in an array converter 5 via an A/D converter 3 and a signal processor 4.
このアナログ撮像信号はＡ／Ｄ変換装置３、信号処理装置４を経て配列変換装置５において４組のＨＤＴＶ直列信号に変換されたる。 - 特許庁 - In performing image area separating processing, the SIMD type processor performs SIMD processing, and the converter 81 performs serial processing for obtained intermediate data in table conversion.
像域分離処理は、ＳＩＭＤ処理をＳＩＭＤ型プロセッサで行い、得られた中間データに対する逐次処理をテーブル変換器８１のテーブル変換で行なう。 - 特許庁 - Serial digital signals are used as audio signals or image signals inputted from the external information source to the processor and a control signal for controlling the external information source.
処理装置に入力する外部情報源からの音声信号や画像信号と外部情報源を制御するための制御信号とは、シリアルデジタル信号を用いる。 - 特許庁 - In the video scope 10 connected to the transmission cable 50, various signals such as image signals corresponding to an object image or control signals are converted into the serial data of the USB standard, and the serial data are mutually transmitted between the video scope 10 and the processor 30.
伝送ケーブル５０に接続されたビデオスコープ１０において、被写体像に応じた画像信号、あるいは制御信号など様々な信号をＵＳＢ規格のシリアルデータに変換し、ビデオスコープ１０とプロセッサ３０との間でシリアルデータを相互伝送する。 - 特許庁 - A conversion unit 120 receives parallel communication data from the arithmetic unit 110 through an important signal line L160 instead of a general signal line L150, and converts the received parallel signal to a serial signal, and transmits it to the other processor 200 through the serial signal communication line L20.
また、変換部１２０は、演算部１１０からパラレル通信データを一般信号線Ｌ１５０の代わりに重要信号線Ｌ１６０を介して受信し、その受信したパラレル信号をシリアル信号に変換してシリアル信号用通信線Ｌ２０を介して他の処理装置２００へ送信する。 - 特許庁 - To obtain a serial data detection circuit which reduces variation of a threshold to realize a quick operation by adjusting the current quantity for offset in accordance with a process, the temperature, etc., and conforms to USB standards or the like, and to obtain a reception data signal processor using the serial data detection circuit.
オフセット用の電流量をプロセス、温度等に応じて調整することにより、しきい値のばらつきを低減し高速動作を可能にしたＵＳＢ規格等に準拠したシリアルデータ検出回路及びシリアルデータ検出回路を使用した受信データ信号処理装置を得る。 - 特許庁 - To instruct a USB(universal serial bus) connection port to be newly used based on the bandwidth activity ratio of each USB host controller when a plurality of USB host controllers are present in an information processor.
情報処理装置内に複数のＵＳＢホストコントローラが存在するとき、各ＵＳＢホストコントローラの帯域幅使用率に基いて新たに使用するＵＳＢ接続ポートを指示する。 - 特許庁 - Information representing a production number which is unique to a removable storage medium encrypted, by using a serial number unique to an information processor in valid combination with the removable storage medium is stored in the removable storage medium.
リムーバル記憶媒体に固有な製造番号を正当な組み合わせである情報処理装置固有のシリアルＮＯで暗号化した情報をリムーバル記憶媒体に格納する。 - 特許庁 - To provide an information processor and a data communication method for freely extending a device having different traffic with various features with respect to a high-speed serial switch fabric.
様々な性質の異なるトラフィックを持つデバイスを高速シリアルスイッチファブリックに対して自由に拡張することができる情報処理装置およびデータ通信方法を提供する。 - 特許庁 - A control section 1 extracts a data block size DBS set to a CIP(Common isochronous packet) header of stream data (packet) isochronous- transferred from a transmitter side processor via an IEEE1394 serial bus.
制御部１は、ＩＥＥＥ１３９４シリアルバスを介して送信側装置からアイソクロノス転送されてくるストリームデータ（パケット）のＣＩＰヘッダに配置されているデータブロックサイズＤＢＳを取り出す。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
