「serial sections」を含む例文一覧(30)

  • Each of the first and second test circuit sections has a parallel/serial conversion function.
    第１テスト回路部および第２テスト回路部は，パラレル／シリアル変換機能を有する。 - 特許庁
  • When there is any designation section other than the serial numbers in the folder names of movement origin recoding media, the serial numbers+the designation sections are defined as movement destination folder names.
    移動元記録メディアのフォルダ名に連番以外の名称部分があったら、連番＋該名称部分を移動先フォルダ名とする。 - 特許庁
  • A plurality of primary modulation sections 101 apply primary modulation to serial data with a plurality of initial phases.
    複数の一次変調部１０１はシリアルデータを複数の初期位相で一次変調する。 - 特許庁
  • Previous sections described how to set up the serial console by tweaking the boot block.
    前セクションは、ブートブロックの設定を変更することでシリアルコンソールをセットアップする方法について解説していました。 - FreeBSD
  • Serial links, consisting of serial data lines each having a plurality of layers and clock lines, are placed between the line interface sections 321-32n and the overhead data terminating section 34.
    回線インタフェース部３２_1 〜３２_n とオーバヘッドデータ終端部３４間は、複数の階層を有するシリアルデータ回線とクロック回線からなるシリアルリンクから構成されている。 - 特許庁
  • That is, a shift register 105 of the serial bus interface sections converts the serial data SDA into parallel data PDA synchronously with the serial clock SCL and a 2nd buffer 107 latches the parallel data PDA converted from the serial data SDA by the shift register 105 synchronously with the vertical synchronizing signal VS.
    即ち、シリアルバスインタフェース部のシフトレジスタ１０５により、シリアルクロックＳＣＬに同期してシリアルデータＳＤＡをパラレルデータＰＤＡに変換し、シフトレジスタ１０５によって変換されたパラレルデータＰＤＡを、垂直同期信号ＶＳに同期して第２バッファ１０７にラッチする。 - 特許庁
  • A terminal sections data into a plurality of packets and transfers the data together with headers given serial numbers of the data, packet by packet.
    端末は、データを複数のパケットに区切り、そのパケット毎にデータの通し番号を設けたヘッダを付加して転送する。 - 特許庁
  • Serial circuits of capacitors and switches are provided in parallel between operational amplifiers 12 and 13 by the number of the heat-ray detecting sections P1 and P2.
    オペアンプ１２とオペアンプ１３の間にはコンデンサとスイッチの直列回路が熱線検知部の数だけ並列に設けられる。 - 特許庁
  • The switch sections 120-129 receive the serial data from the data reception sections 110-117, respectively, to reproduce destination information and switch the data, and transmit the result to data transmission sections 130-137.
    スイッチ部１２０〜１２９各々はデータ受信部１１０〜１１７からそれぞれ送出されるシリアル形式のデータを受信し、宛先情報の再生及びデータのスイッチングを行い、それらの結果をデータ送信部１３０〜１３７へと送出する。 - 特許庁
  • Receiving parallel data in 10-bit, each of data reception sections 110-117 converts the data into serial data and gives the converted data to switch sections 120-129.
    データ受信部１１０〜１１７各々は１０ビットのパラレル形式のデータを受信すると、そのデータをシリアル形式のデータに変換し、変換したデータをスイッチ部１２０〜１２９へと送出する。 - 特許庁
  • Data reception sections 130-137 convert the serial data received from the switch sections 120-129 into parallel data respectively to sequentially transmit the parallel data.
    データ受信部１３０〜１３７各々はスイッチ部１２０〜１２９からそれぞれ送出されるシリアル形式のデータをパラレル形式のデータに変換し、パラレル形式のデータを順次送出する。 - 特許庁
  • Then the cell multiplexer/demultiplexer section 511 applies serial multiplexing to the cells to multiplex them with cells from other interface sections in the unit of cells and the multiplexed cells are fed to the ATM switch 52.
    そして、セルはセル多重／分離部で他のインタフェース部からのセルとセル単位にシリアル多重化され、ATMスイッチ52へ送られる。 - 特許庁
  • Serial number setting sections 60, 70 of a wireless type sensor 16-11 and a radio wave repeater 14-1 repeatedly generate serial numbers which are varied continuously within a range from 0 to 255 and in the case of transmission, a serial number being generated is set to a telegraphic message and transmitted.
    無線式感知器１６−１１及び電波中継器１４−１の連番設定部６０，７０は、０〜２５５の範囲で連続的に変化する連続番号を繰り返し生成し、送信時に生成している連続番号を電文に設定して送信する。 - 特許庁
  • An SFTD coding section 10 generates, at least two transmission signals where the frequency arrangement of transmission data digital symbols in time series are adjusted, convert each transmission signal into parallel by serial/parallel conversion sections 11 and 12, and converts to OFDM signal by IDFT sections 13 and 14 and parallel/serial conversion sections 15 and 16 for transmission.
    ＳＦＴＤ符号化部１０で、時系列となった送信データディジタルシンボルの周波数配置の順序と位相を調整した送信信号を少なくとも２つ生成し、それぞれの送信信号を、シリアル／パラレル変換部１１、１２でパラレルに変換した後、ＩＤＦＴ部１３、１４及びパラレル／シリアル変換部１５、１６でＯＦＤＭ信号に変換して送信する。 - 特許庁
  • An IP master unit / private branch exchange 1 and a personal computer 2 are connected to a LAN 100 via LAN interface sections 14, 25, and a serial bus interface section 24 of the personal computer 2 is connected to a serial bus 101 to which the IP phone is connected.
    ＩＰ主装置／構内交換機１及びパソコン２はＬＡＮインタフェース部１４，２５を介してＬＡＮ１００へ接続され、パソコン２のシリアルバスインタフェース部２４はＩＰ電話機が接続されたシリアルバス１０１に接続される。 - 特許庁
  • Serial reciprocation of one or more inkjet heads or minute liquid droplet jet sections is made a fixed moving-direction locomotive movement.
    １個もしくは複数個のインクジェットヘッド、もしくは、微小液滴噴出部のシリアル往復運動を一定移動方向移動運動とする構成とする。 - 特許庁
  • In a high speed serial shot mode wherein the serial shots are carried out at a high speed, the first and second photographing sections 11, 12 alternately carry out photographing and provide the output of image data obtained by the photographing so that the output timings of the image data do not overlap.
    高速で連続撮影を行う高速連写モードでは、第１撮影部１１と第２撮影部１２とで交互に撮影を行うとともに、出力タイミングが重ならないように撮影で得られる画像データの出力を行う。 - 特許庁
  • Data are sent/received between a control section 12 of the data transmitter-receiver 10 and a control section 22 of a data transmitter- receiver 20 via a serial/parallel conversion section 14, a data conversion section 16, infrared ray light emission/light receiving sections 18, 28, a data conversion section 26, and a serial/parallel conversion section 24.
    データ送受信装置10の制御部12とデータ送受信装置20の制御部22の間では、シリアル／パラレル変換部14、データ変換部16、赤外線発光／受光部18、28、データ変換部26、およびシリアル／パラレル変換部24を介してデータを授受している。 - 特許庁
  • The static capacities C1 and C2 are connected in serial with the variable capacities Cv1 and Cv2 by connection sections 26 and 27 to form a first and a second capacities Ca and Cb.
    静電容量Ｃ１，Ｃ２と可変容量Ｃｖ１，Ｃｖ２は接続部２６，２７により直列接続され、第１，第２の静電容量Ｃａ，Ｃｂを形成する。 - 特許庁
  • By providing cutting sections at prescribed crossing points of the address electrode lines, MOS type transistors are realized at the cutting sections, and a row address decoding logic circuit, in which MOS type transistors are arranged in serial on a single address electrode line, is constituted.
    アドレス電極ラインの所定の交叉点に切断部を設けることによって、該切断部にＭＯＳ型トランジスタを実現し、一本のアドレス電極ライン上にＭＯＳ型トランジスタを直列に配置した行アドレスデコード用の論理回路を構成する。 - 特許庁
  • The band control sections of optical line termination device and optical terminal devices are provided with the respective signal convertor pairs comprised of a set of a variable serial-parallel converting section and a variable parallel-serial converting section which have the respective functions for variable control of communication bands.
    光回線終端装置及び光端末装置の帯域制御部は、それぞれ通信帯域可変制御機能をそれぞれ有する1組の可変シリアル/パラレル変換部及び可変パラレル/シリアル変換部とから構成される信号変換器対を具えている。 - 特許庁
  • In a decoder of a digital receiver, a bit metric calculation section 100 is provided with differential bit metric calculation sections 101-106, a parallel-serial conversion section 110 and a level conversion section 120.
    ディジタル受信装置の復号装置において、ビットメトリック演算部１００は、差分ビットメトリック計算部１０１〜１０６と並列直列変換部１１０とレベル変換部１２０を備える。 - 特許庁
  • The first and second gears have corresponding serial formations e.g. recesses and protrusions, of respective circular cross-sections that are inter-engageable one in the other for drive transmission.
    第１ギア及び第２ギアは、それぞれが円形断面を有する対応した連続構造物、すなわち、凹部及び突起を有しており、その構造物は、駆動伝達のために一方が他方に交絡係合可能である。 - 特許庁
  • The image reader comprises a sensor 18 for reading an image, a serial output section 52 for outputting image data read by the image read sensor in serial format, and a plurality of parallel output sections 52 for outputting image data read of by the image read sensor in a plurality of types of parallel format.
    画像を読み取るための画像読取センサ１８と、画像読取センサにより読み取った画像データをシリアル形式で出力するためのシリアル出力部５２と、画像読取センサにより読み取った画像データを複数種類のパラレル形式で出力するための複数のパラレル出力部５２とを備える。 - 特許庁
  • This invention provides the communication controller that includes a line connection device for cascade-connecting line sections connected to lines to make connection to a plurality of different lines and a controller means for controlling the line connection device connected in cascade, and the controller means and one of the line sections and the line sections are cascade-connected by a parallel I/F or a serial I/F.
    回線に接続する回線部をカスケード接続することによって、複数の互いに異なる回線に接続する回線接続装置と、カスケード接続された上記回線接続装置を制御するコントローラ手段とを有し、上記コントローラ手段と上記回線部の１つとの間、上記回線部同士の間が、パラレルＩ／ＦまたはシリアルＩ／Ｆによって、カスケード接続されている通信制御装置である。 - 特許庁
  • A plurality of operation section units 10a-10c separately formed for operation sections 100a-100c are connected in series by cables C1-C3, and the analog signals from operation signal generation sections 17a-17c are converted into serial digital signals by I/F boards 13a-13c then sent to a main controller 22 via the cables C1-C3.
    操作部１００ａ〜１００ｃ毎に別々に形成された複数の操作部ユニット１０ａ〜１０ｃはケーブルＣ１〜Ｃ３によりシリアル接続され、各操作信号発生部１７ａ〜１７ｃからのアナログ信号はＩ／Ｆ基板１３ａ〜１３ｃによりシリアルディジタル信号に変換された後に、ケーブルＣ１〜Ｃ３を介してメインコントローラ２２に送られる。 - 特許庁
  • A S/P conversion section 106 converts one serial signal sequence outputted from the modulation sections 104, 105 into a parallel signal sequence so that the parallel signal sequence is allocated to the subcarrier selected by the use subcarrier selection section 102 when inverse Fourier transform is applied to the parallel signal sequence.
    Ｓ／Ｐ変換部１０６は、逆フーリエ変換した場合に使用サブキャリア選択部１０２が選択したサブキャリアに配置されるように、変調部１０４、１０５から出力された１本の直列な信号列を並列な信号列に変換する。 - 特許庁
  • They are given to 1st-n-th processing sections 1171-117n with different timings by 1st-n-th 1/n clock signals 1151-115n and processed, and an n to 1 parallel serial conversion circuit 119 at the post stage assembles the data in respective timings to obtain an n-multiple data 121.
    これらは第１〜第ｎの１／ｎクロック信号１１５_1〜１１５_nによって異なったタイミングで第１〜第ｎの処理部１１７_1〜１１７_nに入力されて処理され、後段のｎ対１並直列変換回路１１９でそれぞれのタイミングでデータの組み込みが行われてｎ多重データ１２１となる。 - 特許庁
  • A serial/parallel conversion section 101 converts transmission data of one sequence into transmission data of a plurality of sequences, outputs the transmission data of the 1st and 4th sequences respectively to error correction coding sections 102, 103 and outputs the transmission data of the 2nd and 3rd sequences to an IFFT(Inverse Fast Fourier Transform) section 106.
    シリアル／パラレル変換部１０１は、一系列の送信データを複数系列の送信データに変換し、第１系列および第４系列の送信データをそれぞれ誤り訂正符号化部１０２および１０３に出力し、第２系列および第３系列の送信データをＩＦＦＴ部１０６に出力する。 - 特許庁
  • Next, 1st, 2nd output sections are constituted of 1st, 2nd conductivity type 3rd, 4th MOSFET couple arrayed in serial to each of the 1st, 2nd conductivity-type 1st, 2nd MOSFET couple for respectively supplying a current flowing into the 1st, 2nd differential MOSFET couple.
    上記第１及び第２差動ＭＯＳＦＥＴ対に流れる電流をそれぞれ供給する第２及び第１導電型の第１及び第２ＭＯＳＦＥＴ対及び上記第１及び第２ＭＯＳＦＥＴ対のそれぞれに直列形態にされた第２及び第１導電型の第３及び第４ＭＯＳＦＥＴ対により第１及び第２出力部を構成する。 - 特許庁

例文データの著作権について