「set a clock」を含む例文一覧(773)
1 2 3 4 5 6 7 8 9 10 11 .... 15 16 次へ＞- to set a watch―set a clock
時計を合わせる - 斎藤和英大辞典 - set a clock for six
時計を 6 時にセットする. - 研究社 新英和中辞典 - to set a clock by the gun
時計をドンに合わせる - 斎藤和英大辞典 - to set a clock―set a watch―（米国にては）―fix a watch―fix a clock
時計の針を直す - 斎藤和英大辞典 - This computer chip set is used by a computer motherboard, having a clock rate including first and second clock rates.
第１、第２クロックレートを含むクロックレートを持つコンピュータマザーボードで使用される。 - 特許庁 - To set a communication port having high clock supply quality as a clock main supply source.
クロック供給品質の良い通信ポートをクロック主供給元として設定できる。 - 特許庁 - To provide a wooden clock which is a bracket clock or a wall clock having a wooden main body, a plurality of which constitute a set of clocks that form a wood grain.
本体を木質とした置き時計又は掛け時計であり、複数個が一組として構成される木目を形成した木製時計の提供。 - 特許庁 - Its readout clock is set as a frequency in response to an output clock of the TS.
さらに、その読出クロックは、ＴＳの出力クロックに応じた周波数とする。 - 特許庁 - One specified channel of the master clock is set as a master channel of clock synchronous control.
クロックマスタの特定の１チャネルをクロック同期制御のマスタチャネルに設定。 - 特許庁 - In addition, the method includes a process for presenting a clock plot representative of the clock data set on a dial of a clock.
さらに本方法は、クロックデータ組を表すクロックプロットをクロックのダイアル上に提示する工程を含む。 - 特許庁 - A transfer clock generation circuit 20 counts the high speed clock of a count value which is set in a counter 22 and generates a transfer clock.
転送クロック生成回路２０は、カウンタ２２に設定されるカウント値の高速クロックをカウントし、転送クロックを発生させる。 - 特許庁 - To provide a setting method for a clock of an electronic apparatus, which prevents a user from forgetting to set the clock, and an electronic apparatus with a clock function.
時計設定のし忘れが無くなる電子機器の時計設定方法および時計機能付き電子機器を提供すること。 - 特許庁 - A PLL-based clock generator generates a set of phase-shifted clock signals from a received host clock signal.
ＰＬＬをベースとするクロック発生器によって、受け取ったホスト・クロック信号から１組の位相シフト・クロック信号セットが生成される。 - 特許庁 - A clock generation means 14 generates a clock having a frequency set beforehand and outputs it to the clock control means 15.
クロック発生手段１４は、予め設定された周波数のクロックを発生してクロック制御手段１５へ出力する。 - 特許庁 - Then, the clock of the clock generator for the main body part of the telephone set is shared as a system clock for the FM radio receiver part.
そして、電話機本体部用のクロック発生器のクロックを、ＦＭラジオ受信機部のシステムクロックとして共用する。 - 特許庁 - A high level is set to a clock A for a transmission period and a low level is set to the clock A for a reception period in the case of burst transmission.
バースト送信において、その送信期間ではクロックＡがハイレベルとされ、受信期間ではクロックＡがロウレベルとされる。 - 特許庁 - a radio that includes a clock that can be set to turn it on automatically
自動的に電源が入るようにセットできる時計付きのラジオ - 日本語WordNet - To improve the robustness of a latch circuit against the SET (Single Event Transient) of a clock signal.
クロック信号のＳＥＴ（Single Event Transient）に対するラッチ回路の耐性の向上。 - 特許庁 - A legacy IP converter is set as a clock master and other legacy IP converters 12-2 and 12-3 are set as clock slaves.
レガシーＩＰ変換器１２−１にクロックマスタ、残りのレガシーＩＰ変換装置１２−２，３にクロックスレーブを設定。 - 特許庁 - A clock frequency decision part 24 compares a clock frequency set value F set by a clock generation part 14 with a preliminarily set decision value Fth, and outputs a decision signal.
クロック周期判定部２４はクロック発生部１４に設定されるクロック周期設定値Ｆを予め設定した判定値Ｆｔｈと比較して判定信号を出力する。 - 特許庁 - The correlation coefficient ρtt and/or SNRt is set as a quality yardstick of the clock signal.
ρ_tt又は／及びＳＮＲ_t をクロック信号の品質尺度とする。 - 特許庁 - A time measured by an internal clock is set as an internal time (S505).
内部クロックにより計測した時間を内部時計に設定する（Ｓ５０５）。 - 特許庁 - To make it possible to set the frequency-division rate of each clock signal, and to switch the frequency-division rate of the clock signal based on the set frequency-division rate to output a clock signal in a clock generation circuit for generating a plurality of clock signals and a semiconductor integrated circuit.
複数のクロック信号を生成するクロック生成回路及び半導体集積回路において、各クロック信号の分周率を設定可能とし、設定された分周率に基づいてクロック信号の分周率を切り替えて出力すること。 - 特許庁 - Scan chains are connected in the order of the larger clock skew values which set a set shift operation.
スキャンチェーンは、設定したシフト動作を設定するクロックスキュー値の大きい順に接続する。 - 特許庁 - Setting signals for setting the periods of stopping the output of a first clock signal and a second clock signal are generated from a clock selection signal for selecting a clock signal and a reference clock signal, and when the first clock signal is switched to the second clock signal based on these setting signals, a period to inhibit output of the clock signal is set.
クロック信号を選択するクロック選択信号および基準クロック信号から第１のクロック信号と第２のクロック信号における出力停止の期間を設定する設定信号を生成し、これらの設定信号に基づいて第１のクロック信号から第２のクロック信号に切り替えるとき、クロック信号が出力しない期間を設定する。 - 特許庁 - A reference clock creation section 17 obtains, for example, tempo information according to a performance tempo (a set tempo), and generate a reference clock.
基準クロック生成部１７は、例えば演奏テンポ（設定されたテンポ）に応じたテンポ情報を取得し、基準クロックを生成する。 - 特許庁 - In this pixel synchronizing circuit, a delay circuit 22 delays a dot clock PCLK as set by a controller 25 to generate the sampling clock SCLK.
ディレイ回路２２は、ドットクロックＰＣＬＫにコントローラ２５で設定された遅延を与え、サンプリングクロックＳＣＬＫを生成する。 - 特許庁 - In a state where the display device is first initialized, a pixel clock and a memory reading clock are set to the largest values.
ディスプレイ装置が初期化されている状態では、ピクセル・クロックおよびメモリ読出しクロックは最大値に設定されている。 - 特許庁 - A clock generating means 11 generates a clock signal that is set to an optimum phase position with respect to data on the basis of a phase difference signal.
クロック発生手段１１は、位相差分信号にもとづいて、データに対して最適位置に設定されたクロックを発生する。 - 特許庁 - When the informed priority level is higher (YES in 42), a routing function is utilized to set a clock supply line to a clock extraction device (43).
高い優先レベルであれば（４２がＹＥＳ）、ルーチング機能を利用して、クロック供給回線をクロック抽出装置へ設定する（４３）。 - 特許庁 - As each input/output port has a clock terminal, a frequency of a clock signal can be set for each input/output port.
各入出力ポートがそれぞれクロック端子を有しているため、入出力ポート毎にクロック信号の周波数を設定できる。 - 特許庁 - To provide a clock control circuit capable of setting a set value without using an external terminal, and a control method of the clock control circuit.
外部端子を用いず設定値を設定することができるクロック制御回路及びクロック制御回路の制御方法を提供する。 - 特許庁 - A frequency divider 21 divides the clock generated by the clock generation part 12 into two so as to output a set of clocks respectively having a mutually reverse phase.
分周器２１は、クロック生成部１２が生成するクロックを２分周し、互いに位相の反転する１組のクロックを出力する。 - 特許庁 - To provide a clock generating device which can programmably set the frequency of a clock signal at a low price.
クロック信号の周波数をプログラマブルに設定可能なクロック生成装置を安価に提供する。 - 特許庁 - When the alarm time is set up by a clock operating part 14 and set by an alarm set part 14 (a), the alarm clock 1 can generate an alarm set signal.
時計操作部１４により目覚し時刻を設定し、アラームセット部１４ａによりこの目覚し時刻をセットした際には、アラームセット信号を発生する。 - 特許庁 - At the time of communication with another device which is so set that a clock to be used for data transmission/reception may be outputted, it is so set that the clock inputted from the clock terminal may be used for data transmission/reception in the data latch part 4.
一方、データの送受に用いるクロックを出力するよう設定されている他装置の通信を行う場合には、クロック端子から入力するクロックを、データラッチ部４におけるデータの送受に使用するよう設定する。 - 特許庁 - The method includes a process for converting the temporal data to clock coordinates to generate a clock data set.
本方法は、クロックデータ組を作成するために時間性データをクロック座標に変換する工程を含む。 - 特許庁 - Each of a plurality of phase selectors independently selects a subset of contiguous clock signals from the set of phase-shifted clock signals.
複数の位相選択器の各々によって、前記１組の位相シフト・クロック信号セットからサブセットの連続クロック信号が個々に選択される。 - 特許庁 - A tempo clock generation part 16 obtains tempo information according to the performance tempo (set tempo), and generate a tempo clock.
テンポクロック生成部１６は、演奏テンポ（設定されたテンポ）に応じたテンポ情報を取得し、テンポクロックを生成する。 - 特許庁 - When no reduction processing is conducted, automatic reduction is executed and a clock rate of a video transfer clock is set to 100% (ST6).
縮小処理が行われていない場合は、自動縮小を実施し、ビデオ転送クロックを１００％のクロックレートに設定する（ＳＴ６）。 - 特許庁 - The clock frequency decision part 5 determines a set frequency f of a clock signal CLK2 in response to the command identification information.
クロック周波数決定部5はコマンド識別情報に応じてクロック信号CLK2の設定周波数fを決定する。 - 特許庁 - A communication clock MCLK approximate to the acquired operating frequency is set at a communication clock generation part (S11).
取得した動作周波数に近い通信クロックＭＣＬＫを通信クロック生成部２０に設定する（Ｓ１１）。 - 特許庁 - A time difference calculation means 43 obtains a time difference ΔT between the time of the electric clock 33 set to the standard time and that of the electric clock 12.
時刻差算出手段４３が、標準時刻に設定された電気時計３３の時刻と、電気時計１２の時刻との時刻差ΔTを求める。 - 特許庁 - A dot clock generation unit 603 generates a dot clock frequency set by the setting unit 602.
ドットクロック生成部６０３は、設定部６０２によって設定されたドットクロック周波数を生成する。 - 特許庁 - To provide a flower clock capable of easily attaching or detaching hour, minute, and second hands while the clock can be set at a desired location.
所望の位置に設置でき、時針・分針・秒針の着脱が容易にできる花時計の提供を課題とする。 - 特許庁 - The clock selection unit selects one of a self-node clock whose priority order is previously set, an zero system clock, and a one-system clock as a reference clock resting on the basis of the received information concerning the priority order and the number of relay steps.
そして、クロック選択部は、受信した優先順位情報および中継段数情報に基づいて、優先順位が予め設定されている自ノードクロック、０系クロック、１系クロックのいずれかを基準クロックとして選択する。 - 特許庁 - This setting method for the clock of the electronic apparatus comprises a step for judging whether the clock is set when the power is on, a step for starting a clock setting mode when it is judged that the clock is not set, a step for judging whether the clock setting is completed, and a step for switching to a normal operation mode after completing the clock setting.
本発明の電子機器の時計設定方法は、電源オン時に時計設定済みか否かを判定するステップと、判定結果が否の場合、時計設定モードを起動するステップと、時計設定が終了したか否かを判定するステップと、時計設定終了後、通常動作モードに切り換えるステップとからなる。 - 特許庁 - Furthermore, with the specific conditions (Yes) in the processing S13, a clock that becomes low in power consumption is selected and set to the clock generator (S15).
また、処理Ｓ１３にて、特定条件の場合（Ｙｅｓ）、低消費電力となる低いクロックを選択し、クロックジェネレータに設定する（Ｓ１５）。 - 特許庁 - The frequency f2 of the operation clock can be set, at the lowest, to a degree that slightly exceeds 1/2 of frequency f1 of the fixed clock.
この動作クロックの周波数ｆ２は、最も低くは、固定クロックの周波数ｆ１の１／２をやや越える程度とすることができる。 - 特許庁 - When a desired setting time is set, a clock error correction value is calculated by a microcomputer 1.
設定希望時刻が設定されると、時計誤差補正値がマイクロコンピュータ１により算出される。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
「斎藤和英大辞典」斎藤秀三郎著、日外アソシエーツ辞書編集部編
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (c) 1995-2024 Kenkyusha Co., Ltd. All rights reserved.
