「shared memory」を含む例文一覧(1136)

＜前へ 1 2 .... 4 5 6 7 8 9 10 11 12 .... 22 23 次へ＞
  • The computer is provided with plural communication parts 11 capable of network connections, a shared memory 28 and a control part 12 (data sharing part 32) for storing the same information in the shared memory and a memory 1a inside the PLC corresponding to data transmitted/received via the communication parts.
    ネットワーク接続可能な複数の通信部１１と、共有メモリ２８と、通信部を介して送受するデータにより、共有メモリとＰＬＣ内のメモリ１ａに同一の情報を記憶させる制御部１２（データ共有部３２）を備えた。 - 特許庁
  • The controller is provided with a plurality of communicating parts 11 connectable to a network, a shared memory 28 and a control part 12 (data sharing part 32) for storing the same information in the shared memory and a memory 1a in the PLC by data transmitted and received through the communicating parts.
    ネットワーク接続可能な複数の通信部１１と、共有メモリ２８と、通信部を介して送受するデータにより、共有メモリとＰＬＣ内のメモリ１ａに同一の情報を記憶させる制御部１２（データ共有部３２）を備えた。 - 特許庁
  • An instruction memory shared by some processing units has a plurality of individually accessible sections.
    いくつかの処理装置によって共用される命令メモリは、個々にアクセス可能な複数のセクションを有する。 - 特許庁
  • In the step (c), the lower level control verification device 51 evaluates the instruction information of the simulated shared memory 63.
    （ｃ）ステップは、下位系制御検証装置５１が、模擬共有メモリ６３の命令情報を評価する。 - 特許庁
  • A buffer used for data transfer through a network device 13 is arranged in the shared memory 32.
    共有メモリ３２には、ネットワークデバイス１３を介してのデータ転送に用いられるバッファが配置される。 - 特許庁
  • The memory is shared by the first processor belonging to one node and a second processor belonging to the other node.
    メモリは、自ノードに所属する第一のプロセッサと、他ノードに所属する第二のプロセッサとに共有される。 - 特許庁
  • To surely know the content of a shared memory at a break point of time in a debug operation.
    デバッグ作業においてブレーク時点における共有メモリの内容を確実に知ることができるようにする。 - 特許庁
  • The semaphore 116 is operative to manage the exclusive access to the memory 114 shared by a plurality of processing elements.
    セマフォ116の動作は、複数の処理要素によって共有されるメモリ114への排他的アクセスを管理する。 - 特許庁
  • To provide a task management system capable of flexibly managing the access right of a task to a shared memory.
    共有メモリに対するタスクのアクセス権の管理を柔軟に行うタスク管理システムを提供する。 - 特許庁
  • The plurality of external ECC modules are connected to the memory controller through one shared ECC channel.
    複数の外部ＥＣＣモジュールは、１つの共通のＥＣＣチャネルを介して、メモリーコントローラに接続されている。 - 特許庁
  • This system and method are for logically partitioning shared memory structure between computer domains.
    本発明はコンピュータドメイン間での共有メモリ構成を論理的に区分けするシステム及び方法である。 - 特許庁
  • NON-UNIFORM MEMORY ACCESS(NUMA) DATA PROCESSING SYSTEM PROVIDING NOTIFICATION OF REMOTE DEALLOCATION OF SHARED DATA
    共用データのリモート割当て解除の通知を提供する不均等メモリ・アクセス（ＮＵＭＡ）データ処理システム - 特許庁
  • A memory part 2 shared by bus masters 1-1 to 1-4 is composed of plural memories 2-1 to 2-4.
    バス・マスタ１−１〜１−４が共用するメモリ部２は複数のメモリ２−１〜２−４から構成される。 - 特許庁
  • The waiting system server device 13 reflects the data written in its own shared memory 39 to the database 32.
    待機系サーバ装置１３は、自共有メモリ３９に書き込まれたデータをデータベース３２に反映する。 - 特許庁
  • The multi-processor system is provided with a plurality of sub-processing units and a main processing unit that can access a shared memory.
    マルチプロセッサシステムは、共有メモリにアクセス可能な複数のサブ処理ユニットと主処理ユニットとを備える。 - 特許庁
  • In addition, data can be shared by only mounting the flash memory 13 in which data are recorded to the other expansion card.
    又、データを記録したフラッシュメモリ１３を、他の拡張カードに装着するだけでデータを共用できる。 - 特許庁
  • To provide a NAND type flash memory apparatus that has a shared string/ground selection line structure.
    共有されたストリング／グラウンド選択ライン構造を有するＮＡＮＤ型フラッシュメモリ装置を提供する。 - 特許庁
  • A plurality of site CPUs 10 perform access to the shared memory 22 to obtain the synchronization processing setting data S10.
    複数のサイトＣＰＵ１０が共有メモリ２２にアクセスし、同期処理設定データＳ１０を取得する。 - 特許庁
  • The reception data received by communication equipment are alternately written in 1st and 2nd areas in a shared memory.
    通信機器が受信した受信データを、共有メモリ内の第１，第２エリアに対して交互に書き込む。 - 特許庁
  • Returns information about system-wide shared memory limits and parameters in the structure pointed to by buf .
    システム全体での共有メモリの制限とパラメータに関する情報を、bufが指す構造体に入れて返す。 - JM
  • the system call ignores everything but the least significant 9 bits of shmflg and creates a new shared memory segment (on success).
    はshmflgの下位 9 ビットを除いた全てを無視し、(成功すれば) 新しい共有メモリ・セグメントを作成する。 - JM
  • was also specified, and a shared memory object with the given name already exists, return an error.
    が一緒に指定されており、nameで指定された共有メモリ・オブジェクトが既に存在した場合、エラーを返す。 - JM
  • memory to be shared between 32- and 64-bit applications.
    こうすることで、32ビットと64ビットのアプリケーションで、 データファイルと共有メモリを共有することができるようになる。 - JM
  • To provide an NAND-type flash memory device having shared string/ground selection line structure.
    共有されたストリング／グラウンド選択ライン構造を有するＮＡＮＤ型フラッシュメモリ装置を提供する。 - 特許庁
  • The management information managed in the other cluster is copied into the shared memory 61A of the basic memory part (S26) to complete the maintenance and recovery operation.
    基本メモリ部の共有メモリ６１Ａに、他方のクラスタで管理されている管理情報をコピーし（Ｓ２６）、保守回復作業を完了する。 - 特許庁
  • Thereby, a control line and a driving circuit required for controlling the program memory cell block 30 can be shared with the regular memory cell block 21.
    これにより、プログラムメモリセルブロック３０を制御するために必要な制御線や駆動回路を正規メモリセルブロック２１と共有することができる。 - 特許庁
  • An apparatus includes at least two main memory arrays comprised of a plurality of memory cells aligned in rows and/or columns and a shared redundancy circuit.
    本装置は、ロウ及び／またはカラムに配列された複数のメモリセルから成る少なくとも２つの主メモリアレイと、共有冗長回路とを含む。 - 特許庁
  • The system includes an integrated circuit device including a memory core, a shared data bus, and a plurality of first tier buffers for receiving data from a memory.
    該システムは、メモリ・コア、共用データ・バス、およびメモリからデータを受信する複数の第一ティア・バッファを包含する集積回路デバイスを含む。 - 特許庁
  • To solve the problem that overall throughput of a system is deteriorated when accesses to a shared memory conflict in a multiprocessor system configured of processors, an arithmetic means and a shared memory accessible from a LAN controller via each bus.
    プロセッサと演算手段およびＬＡＮコントローラから各バスを介してアクセス可能な共有メモリで構成されるマルチプロセッサシステムにおいて、共有メモリへのアクセスが競合するとシステム全体のスループットが低下する。 - 特許庁
  • To provide a shared memory control method and a shared memory controller for reducing the system cost by eliminating restriction of a multi- screen function and a sense of incongruity of visual effects between display of video data and updated OSD drawn image.
    マルチ画面機能の制約及び映像データの表示とOSD描画更新の見た目の違和感を排除して、システムコストの低減を図ることが可能な共有メモリ制御方法及び共有メモリ制御装置を提供する。 - 特許庁
  • In this processor system equipped with plural processors 100-102 and the shared memory system 109, a shared memory region is divided into plural regions, and data writing regions are assigned to each processor 100-102.
    複数のプロセッサ１００〜１０２と、共有メモリシステム１０９とを具備するプロセッサシステムにおいて、共有メモリ領域を複数の領域に分割し、各プロセッサ１００〜１０２に対して、データ書き込み用領域を割り当てる。 - 特許庁
  • The server process 12 refers to the shared memory when receiving the signal and finds the service transfer response to release the shared memory and starts monitoring all ports 31 to 3n of a port group 3 to provide services.
    サーバプロセス１２は、シグナルを受信すると、共有メモリを参照し、サービス移管応答が行われたことを知ると、共有メモリを開放し、ポート群３の全てのポート３１〜３ｎの監視を開始してサービスを行う。 - 特許庁
  • Next, a PC 52 and the memory card 51 are connected and mutually authenticated, and data encrypted by a temporary key shared by authentication are transferred from the memory card 51 to the PC 52, decrypted by the shared temporary key and stored in the PC 52.
    次に、PC５２とメモリカード５１が接続されて相互認証され、認証により共有された一時鍵で暗号化されたデータがメモリカード５１からPC５２に転送され、共有の一時鍵で復号されPC５２に記憶される。 - 特許庁
  • To prevent occurrence of problems due to omission in stopping of a process and omission in releasing of a shared memory in a computer system which controls the shared memory by the plurality of processes, and to improve fault tolerance of the system.
    複数プロセスにより共有メモリを制御する処理を行うコンピュータシステムにおいて、プロセスの停止漏れや共有メモリの解放漏れにより引き起こされる問題を未然に防止し、システムの耐障害性を向上させる。 - 特許庁
  • The method also includes issuing commands to the selected one of the nonvolatile memory controller and the volatile memory via the shared interrace via the shared control signals.
    本発明の方法は、さらに、上記共通化された各制御信号を介して、選択された非揮発性メモリコントローラ、および揮発性メモリの一方に対して、各コマンドを共通化インターフェースを介して出力することを含む。 - 特許庁
  • To provide a memory management server and method, and a program, allowing high-speed retrieval by constructing, in a storage device of an application server, a shared memory area (a memory image file) holding a memory structure used by an application program.
    アプリケーションサーバの記憶装置にアプリケーションプログラムが利用するメモリ構造を保持した共有メモリ領域（メモリイメージファイル）を構築し、高速検索を可能とするメモリ管理サーバ、方法及びプログラムを提供する。 - 特許庁
  • In the case of shared data, a shared memory communication control part 104 outputs the main storage writing request to an information processor 200 through a system-to-system communication means 300.
    共有データであると、共有メモリ通信制御部１０４は、系間通信手段３００を介して主記憶書き込み要求を情報処理装置２００へ出力する。 - 特許庁
  • The shared information received from the other nodes, while being stored in the distributed shared memory, is transmitted to the next node, based on the reference address of the next node reference area.
    他のノードから受信した共有情報は、分散共有メモリへ記憶させると共に、次ノード参照領域の参照アドレスに基づいて次ノードへ送信する。 - 特許庁
  • Shared information shared with the other information processing devices 10 connected with the network is memorized in a memory 28 of respective information processing devices 10(A, B, C).
    各情報処理装置１０（Ａ，Ｂ、Ｃ）の記憶装置２８にはネットワークに接続された他の情報処理装置１０との間で共有する共有情報が記憶されている。 - 特許庁
  • The slave 7-1 updates shared data X in a memory table 35-1 from "100" to "256" and sends the updated shared data X to a network 9 by broadcast communication.
    スレーブ７−１は、メモリテーブル３５−１の共有データＸを「１００」から「２５６」に更新し、ブロードキャスト通信で、更新した共有データＸをネットワーク９に送出する。 - 特許庁
  • These IDs are used by the kernel to determine the permissions that the process will have when accessing shared resources such as message queues, shared memory, and semaphores.
    これらの ID は、メッセージキュー、共有メモリ、セマフォなどの共有リソースにアクセスしようとした際にそのプロセスがアクセス許可を持っているかをカーネルが判定するのに使用される。 - JM
  • In the composite memory chip and the data transfer method, data transfer between built-in memory devices is performed through a data transmission line shared by the memory devices.
    前述した本発明の複合メモリチップおよびデータ移動方法によれば、内蔵されるメモリデバイス間のデータ移動は、前記メモリデバイスによって共有されるデータ伝送ラインを介して行われる。 - 特許庁
  • To prevent the erroneous low determination of the threshold value of a memory cell to be programmed caused by the flowing-out of a cell current to an adjacent cell during program verification in a memory array having a bit line shared between memory cells.
    ビット線がメモリセル間で共有されたメモリアレイでは、プログラムベリファイ時に、隣接セルにセル電流が流出するために、プログラムすべきメモリセルのしきい値が低めに誤判定される。 - 特許庁
  • In the distributed shared memory unit, a main memory space is formed by grouping a power of 2 pieces of nodes having the same main memory capacity and stacking address ranges of groups.
    この分散共有メモリ装置において、同じ主記憶容量をもつ２のべき乗個のノードをグループ化し、これらのグループのアドレスレンジをスタックして、主記憶空間を形成する。 - 特許庁
  • To provide a shared memory device capable of simplifying wiring to memory, preventing performance degradation due to an increase in area and long-distance wiring, and increasing the speed of memory access.
    メモリまでの配線を簡単化でき、面積増加と長距離配線による性能低下を防止でき、メモリアクセスの高速化を図ることができる共有メモリ装置を提供する。 - 特許庁
  • A processor 11, if it can access a shared memory 15 through a memory bus 17, sets an identification number of the processor 11 in an address signal line of the memory bus 17 and acquires an exclusive right of use.
    プロセッサ１１は、メモリバス１７を介して共有メモリ１５にアクセスできた場合、メモリバス１７のアドレス信号線にプロセッサ１１の識別番号を設定して排他使用権を獲得する。 - 特許庁
  • To provide a memory access device by which lowering in the performance of a CPU is suppressed to a minimum by shortening data access waiting time caused by the competition of memory access in a shared memory access device in which the CPU and a memory access means share a memory means.
    ＣＰＵとメモリアクセス手段とが、メモリ手段を共有する共有メモリアクセス装置において、メモリアクセスの競合によるデータアクセス待ち時間を短縮し、ＣＰＵの性能低下を最小限に抑えるメモリアクセス装置を提供する。 - 特許庁
  • When the data transfer to the shared memory 20 is started, the write buffer control unit 13 controls a selector control signal, and causes a selector 15 to select data with no byte mask set thereto and stored in the register 14, and performs burst transfer through a shared bus 40 to the shared memory 20.
    書き込みバッファ制御ユニット１３は、共有メモリ２０へのデータ転送が始まると、セレクタ制御信号を制御してレジスタ１４に格納されているバイトマスクが設定されないデータをセレクタ１５により選択させ、それを共有バス４０を介して共有メモリ２０へバースト転送する。 - 特許庁
  • A memory control block 104 performs in parallel processing for writing in a system shared memory 105 image data of a current frame imaged by an imaging device 101, a processing for reading image data of a preceding frame stored in the system shared memory 105, and processing for writing in the system shared memory 105 composite image data generated by an image compositing block 103.
    メモリ制御ブロック１０４により、撮像素子１０１で撮像された現フレームの画像データをシステム共用メモリ１０５に書き込む処理と、システム共用メモリ１０５に格納された前フレームの画像データを読み出す処理と、画像合成ブロック１０３で生成された合成画像データをシステム共用メモリ１０５に書き込む処理とをそれぞれ並行して行う。 - 特許庁
  • Thus, the memory part 33 is shared with the demodulating part 3 and with the disturbance detecting part 4, and the total usage amount of the memory is restrained.
    こうすると、復調部３と妨害検出部４とにおいてメモリ部３３を共有することができ、メモリの総使用量を抑えることができる。 - 特許庁
＜前へ 1 2 .... 4 5 6 7 8 9 10 11 12 .... 22 23 次へ＞

例文データの著作権について