「shift data」を含む例文一覧(1671)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 33 34 次へ＞- The shift registers successively shift data in synchronization with a clock signal B from the succeeding rising of a clock signal B.
シフトレジスタ２１〜２Ｎは、クロック信号Ｂの次の立ち上がりからクロック信号Ｂに同期して順次データをシフトする。 - 特許庁 - When the bit shift is present, a HOLD signal 105 is generated in accordance with the amount of the bit shift, and input to a data selection circuit 119.
ビットずれがある場合は、そのビットずれ量に応じてHOLD信号105を生成し、データ選択回路119に入力する。 - 特許庁 - To suppress a skew caused at a change in the data rate of a level shift circuit.
レベルシフト回路のデータレートの変化時に発生するスキューを抑制する。 - 特許庁 - GENERATING METHOD FOR TOOL SHIFT COMMAND DATA FOR MACHINE TOOL HAVING NUMERICAL CONTROLLER
数値制御装置付工作機械の工具移動指令データ作成方法 - 特許庁 - To provide a data recording and reproducing device which is enhanced in convenience in time shift reproduction.
データ記録再生装置のタイムシフト再生での、利便性を向上させる。 - 特許庁 - TIME SHIFT DEVICE FOR STREAM DATA, ITS CONTROL METHOD AND ITS CONTROL PROGRAM
ストリーム・データのタイム・シフト装置，その制御方法およびその制御プログラム - 特許庁 - A shift amount calculation circuit 11 counts the bit number of '0' continued from the uppermost bit for parallel data a, and outputs shift amount data b.
シフト量算出回路１１は並列データａに対して、最上位ビットから連続する“０”のビット数を計数し、シフト量データｂを出力する。 - 特許庁 - Before detection and decoding of servo data such as a servo address mark (SAM) and Gray code data, if the DC shift exists, the DC shift is corrected using the equalization.
サーボ・アドレス・マーク（ＳＡＭ）およびグレイ・コード・データなどのサーボ・データの検出および復号の前に、ＤＣシフトが存在すれば、等化でＤＣシフトを補正する。 - 特許庁 - When a DC shift is present, the DC shift is corrected by the equalization before detecting and decoding servo data, such as a servo address mark (SAM), and Gray code data.
サーボ・アドレス・マーク（ＳＡＭ）およびグレイ・コード・データなどのサーボ・データの検出および復号の前に、ＤＣシフトが存在すれば、等化でＤＣシフトを補正する。 - 特許庁 - Write to the processing section A is conducted by selecting the input selector 30 by the write control section 50, writing data to the shift register 10 and writing data to the shift register 20.
処理部Ａの書き込みは、書き込み制御部５０により入力セレクタ３０を切り替え、シフトレジスタ１０にデータを書き込み、次にシフトレジスタ２０に書き込む。 - 特許庁 - To provide a data shift system and a data shift method capable of efficiently configuring and arranging a new volume and reducing burdens on a manager.
新たなボリュームの構成や配置を効率的に行い、管理者への負担を削減可能とするデータ移行システム、及びデータ移行方法を提案する。 - 特許庁 - The shift register 16 shifts the data thus set according to a clock of 7200 Hz from a shift register drive clock generating section 18 and outputs the shifted data in serial.
シフトレジスタ１６は、セットされたデータをシフトレジスタ駆動クロック発生部１８からの７２００Ｈｚのクロックに従ってシフトし、シリアル出力する。 - 特許庁 - The data in the second data bus is subjected to the shift-mask in a half-clock cycle by the shift-mask circuit 3, and written in the register or the memory 4 with a half-clock cycle.
第２のデータバスのデータを、前記シフト・マスク回路３で半クロックサイクルでシフト・マスク処理して、前記レジスタ又はメモリ４に半クロックサイクルで書き込む。 - 特許庁 - A bit shift means 4 shifts the bit of digital data to be multiplied by the tap gains which is a center only for the necessary number of bits for generating bit shift data BS.
ビットシフト手段４は、中心となるタップゲインに乗算されるディジタルデータを、必要なビット数だけビットシフトを行って、ビットシフトデータＢＳを生成する。 - 特許庁 - The data shift parts 14-1-14-4 transmits the data signals outputted from the memory part 12 synchronously with the starting of the shift clocks 16-1-16-4.
データシフト部１４−１〜１４−４は、メモリ部１２から出力されたデータ信号を該シフトクロック１６−１〜１６−４の立ち上がりに同期して送出する。 - 特許庁 - A shift register 106 shifts up and stores single- precision data including the upper bit of the double-precision dividend, the data stored on the shift register 105.
シフトレジスタ１０６は、倍精度の被除数における上位ビットと、シフトレジスタ１０５に格納されたデータと、を含む単精度データを、シフトアップし格納する。 - 特許庁 - Pixel data 73 are outputted from a shift register 13 and pixel data 71, 75 of the neighboring pixels of the same color are outputted from shift registers 11, 15, respectively.
シフトレジスタ１３からは注目画素の画素データ７３が、シフトレジスタ１１，１５からは周辺同色画素の画素データ７１，７５が出力される。 - 特許庁 - A four-stage shift register 106 performs the four-shifting of the digital data from the latch circuit 105 with the delay clock that is output from the data selector 104 as a shift clock.
４段シフトレジスタ１０６は、ラッチ回路１０５からのデジタルデータを、データセレクタ１０４から出力された遅延クロックをシフトクロックとして４段シフトする。 - 特許庁 - The shift pulse 109 allows the PS shift register circuit 11 to make its shift operation and a data superimposing circuit A15 utilized the shift pulse 109 as its superimposing control signal.
このシフトパルス１０９によってＰＳシフトレジスタ回路１１をシフト動作させると共に、データ重畳回路Ａ１５の重畳制御信号としてもシフトパルス１０９を利用するように構成する。 - 特許庁 - A shift data and a time code are written in an FIFO memory 11 and taken in a computing circuit 30 only in the case when a bit of 1 in value exists in a shift data of a shift register 10 at the time of the TDC mode.
ＴＤＣモード時はシフトレジスタ１０のシフトデータ中に値が１のビットがある場合に限り、シフトデータとタイムコードがＦＩＦＯメモリ１１に書き込まれ、演算回路３０に取り込まれる。 - 特許庁 - The color shift of an image is evaluated by comparing the amplitude of the composed spectrum data to which the phase shift is performed with that of the composed spectrum data to which the phase shift is not performed by an image evaluation part 116.
そして、画像評価部１１６によって、当該合成されたスペクトルデータの振幅が位相シフトを行った場合と行っていない場合とで比較されることにより画像の色ずれが評価される。 - 特許庁 - The printer driver 106 transmits the converted printing data and the shift ejection attribute data to the printer 107.
プリンタドライバ１０６は、変換した印刷データとシフト排紙属性データとをプリンタ１０７に送信する。 - 特許庁 - A shift register 12 receives serial data DATA and shifts one bit by one bit for every edge of the bit clock BCK.
シフトレジスタ１２は、シリアルデータＤＡＴＡを受け、ビットクロックＢＣＫのエッジごとに１ビットずつシフトする。 - 特許庁 - A data selection section 12-1 extracts only main information among data stored in the shift section 11-1.
データ選択部１２−１はシフト部１１−１に保持されているデータの中から主情報のみを抜き出す。 - 特許庁 - A dot data processing section 12 performs the process of shifting dot reference data in accordance with the amount of shift.
網点データ加工部１２は、そのシフト量に従って網点基準データをシフトさせる処理を行う。 - 特許庁 - In an address data shift part 5, the output timings of an address bus 51 and a data bus 52 are controlled to output.
アドレス・データシフト部５は、アドレスバス５１およびデータバス５２の出力タイミングを調整して出力する。 - 特許庁 - Also, the data reception shift clock (S201) is made a data transmission shift clock (S201), and serial data (S203) from a data transmission shift register 7 are transmitted by a transmission control circuit 5 by transmitting data with a duty cycle opposite to that in a communication system, whereby data with a normal duty cycle can be transmitted to a communication device on the other end.
また、このデータ受信シフトクロック（Ｓ２０１）をデータ送信シフトクロック（Ｓ２０１）としてデータ送信シフトレジスタ７からのシリアルデータ（Ｓ２０３）を送信制御回路５で通信システム上とは逆のデューティ比をもったデータを送信することで、相手側通信装置に正常なデューティ比をもったデータを送信できる。 - 特許庁 - Data read from a register or a memory 4 is performed with a half-clock cycle, and the read data is subjected to the shift-mask in a half- clock cycle by a shift-mask circuit 3, and transmitted to a first data bus 1.
レジスタ又はメモリ４のデータ読み出しを半クロックサイクルで行い、読み出したデータをシフト・マスク回路３で半クロックサイクルでシフト・マスク処理して第１のデータバス１に送る。 - 特許庁 - A shift section 11-1 and a shift section 21 of a status section 2 use respectively shift registers to hold data equivalent to a delay caused by an NNI frame format conversion.
シフト部１１−１及びステータス部２のシフト部２１は夫々ＮＮＩフレームフォーマット変換のために生ずる遅延分のデータを夫々シフトレジスタを用いて保持する。 - 特許庁 - A number-of-steps-variable shift register in which the number of steps is varied, by the delay data is used to shift the outputs of the counters by the shift register.
遅延データによってシフト段数を変化させることができる可変段数シフトレジスタを用い、カウンタの出力をこの可変段数シフトレジスタでシフトするようにした。 - 特許庁 - Then, the shift circuit 24 shifts image data supplied from a write control part 22 to two buffer memories 25 and 26 just for the shift amount calculated by the shift amount calculating part 23.
すると、シフト回路２４は、書き込み制御部２２から２つのバッファメモリ２５，２６に供給される画像データを、シフト量算出部２３で算出されたシフト量だけシフトする。 - 特許庁 - A transceiving shift register 902 converts received serial data SDR into parallel data, converts the parallel data into serial data SDS and transmits it.
送受信シフトレジスタ９０２は、受信したシリアルデータＳＤＲをパラレルデータに変換するとともに、パラレルデータをシリアルデータＳＤＳに変換して送信する。 - 特許庁 - SHIFT REGISTER BLOCK, AND DATA SIGNAL LINE DRIVE CIRCUIT AND DISPLAY DEVICE EQUIPPED WITH THE SAME
シフトレジスタブロック、それを備えたデータ信号線駆動回路及び表示装置 - 特許庁 - RECOVERY OF PHASE INTERPOLATION BASE CLOCK AND DATA IN DIFFERENTIAL QUADRATURE PHASE SHIFT KEYING
差動４位相偏移変調の位相補間ベースのクロック及びデータの回復 - 特許庁 - A data line driving circuit 200 is provided with plural stages of shift register unit circuits A.
データ線駆動回路２００は、シフトレジスタ単位回路Ａを複数段備える。 - 特許庁 - The buffer 2 outputs data in the read address RA2 to allow a shift register 4 to latch the read address RA2.
バッファ２は、リードアドレスRA2 のデータを出力し、シフトレジスタ４に保持させる。 - 特許庁 - A display device displays the data and urges a shift to a next phase.
そのデータは表示器に表示されるとともに、次フェーズへの移行が促される。 - 特許庁 - To provide a data collection system not requiring shift operation of a bit in a transfer device.
転送装置にてビットのシフト操作が不要なデータ収集システムを得ること。 - 特許庁 - It is desired that the level shift and the latch are allowed to differentially operate on a data signal.
好ましくは、レベル・シフトとラッチは、データ信号上で、差動的に動作する。 - 特許庁 - The data DT2 held in the shift register 25 are also outputted to the comparator 27.
シフトレジスタ２５に保持されたデータＤＴ２も比較器２７に出力される。 - 特許庁 - The image reader takes in the pixel data thus held by the shift register.
画像読取装置は、このようにしてシフトレジスタに保持された画素データを取り込む。 - 特許庁 - A signal is transferred to a shift register, a precharge circuit, and a circuit for data in order.
シフトレジスタ、プリチャージ回路、及びデータ用回路の順に信号が転送される。 - 特許庁 - To provide a data distribution system unnecessary to perform a bit shift operation in a transfer device.
転送装置にてビットのシフト操作が不要なデータ分配システムを得ること。 - 特許庁 - When a luminance adjusting circuit 31 adjusts luminance values of reference image data and non-reference image data, a position shift detecting circuit 32 detects a position shift between the reference image data and non-reference image data.
輝度調整回路３１において、基準画像データ及び非基準画像データそれぞれの輝度値が調整されると、位置ズレ検出回路３２で基準画像データ及び非基準画像データの位置ズレが検出される。 - 特許庁 - A barrel shifter 68 shifts data in the next data sequence of the data sequence by J bits when the number of effective bits in the last parallel data of the data sequence becomes M-J by data cancellation or data shift based on the data cancellation information.
バレル・シフタ６８は、データ破棄情報に基づくデータ廃棄又はデータ・シフトによってデータ列の最後の並列データの有効なビット数がＭ−Ｊとなる場合に、そのデータ列の次のデータ列中のデータをＪビットだけシフトする。 - 特許庁 - Furthermore, the control portion 9 applies shift processing, halftone dot processing, reverse shift processing and thermal storage correction processing, and prints acquired image data.
さらに、制御部９は、シフト処理、網点処理、逆シフト処理、蓄熱補正処理を施し、得られた画像データを印画する。 - 特許庁 - The level shift unit 23 is electrically connected with the shift register unit and a plurality of data lines D_11 to D_1m, respectively.
このうち、レベルシフトユニット２３はそれぞれシフトレジスタユニット及び複数のデータラインＤ_１１〜Ｄ_１ｍに電気的に接続される。 - 特許庁 - Shift registers 1, 2 shift timings of external data before multiplexing enough to avoid occurrence of contention between write and read addresses.
シフトレジスタ１，２は外部からの多重前データのタイミングをライトアドレスとリードアドレスの競合を回避するのに足りる量だけシフトする。 - 特許庁 - To make shift data of a shift register be reliably latched by a latch circuit without errors even when a reference clock signal is sped up.
基準クロック信号が高速化した場合でも、確実にシフトレジスタのシフトデータを誤り無くラッチ回路でラッチさせること。 - 特許庁 - This pixel clock generating apparatus comprises a data region setting means for setting a data region based on a data region set value for determining a number of clock signals in the data region consisting of a plurality of continuous clock signals and a phase shift data setting means for setting phase shift data for executing the phase shift by each data region set by the data region setting means.
本発明の画素クロック生成装置は、複数の連続したクロック信号から構成するデータ領域中のクロック信号の数を決定するデータ領域設定値に基づいてデータ領域を設定するデータ領域設定手段と、データ領域設定手段によって設定されたデータ領域毎に位相シフトを行う位相シフトデータを設定する位相シフトデータ設定手段とを有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
