「side- etching」を含む例文一覧(1205)
＜前へ 1 2 .... 15 16 17 18 19 20 21 22 23 24 25 次へ＞- The etching stop layer 15 has a quantum well structure in which a first thin film 15A of p-GaInP and a second thin film 15B of p-AlGaInP are cyclically laminated, with the composition ratio of aluminum in the second thin film 15B being smaller than the intermediate cladding layer 14 and upper side cladding layer 16.
エッチングストップ層１５は、ｐ−ＧａＩｎＰからなる第１の薄膜１５Ａとｐ−ＡｌＧａＩｎＰからなる第２の薄膜１５Ｂとが周期的に積層された量子井戸構造を有しており、第２の薄膜１５Ｂのアルミニウムの組成比は中間クラッド層１４及び上側クラッド層１６と比べて小さい。 - 特許庁 - Prior to forming the bottom electrode 121 of the capacitor, a side wall 119 having a positive curvature in the upper part while having a negative curvature in the lower part, is formed between the bottom electrode of the capacitor and the stack cell, using a silicon nitride film deposited by atomic layer deposition wherein a dry etching rate becomes lower in the depthwise direction.
キャパシタ下部電極１２１形成前に、深さ方向によってドライエッチングレートが低くなる原子層蒸着で成膜されたシリコン窒化膜を用い、キャパシタ下部電極とスタックセル側壁の間に、上部が正の曲率を有し、下部が負の曲率を有する形状のサイドウォール１１９を形成する。 - 特許庁 - Since a detecting means 22 housed in a case is nipped from both sides by a pair of boards 24 and 25 provided with printed circuits 41-48 on the outsides, a space for installing the detecting means 22 can be widely taken, formation of through holes is not required on the boards 24 and 25 and etching is sufficient only on one side.
ケース内に収納された検出手段22を、外面にプリント配線41〜48が設けられた一対の基板24、25によって両側から挟持するようにしたので、検出手段22を配置するための空間を広くとることができ、しかも、基板24、25にスルーホールの形成が不要となり、エッチングも片面のみで充分となる。 - 特許庁 - In a method of manufacturing a semiconductor device, a base layer and flattened film are removed by photolithography and etching around a predetermined region 70, and there is formed a protrusion 51 that not only includes the predetermined region 70 but also has a side surface which is curved or twisted along structures 62, 64 viewed from the thickness direction of the base layer.
フォトリソグラフィ及びエッチングによって、基体層及び平坦化膜を所定領域７０の周囲において除去し、所定領域７０を含むと共に、基体層の厚み方向から見て、構造物６２，６４に沿うように湾曲又は屈曲した側面を有する凸状部５１を形成する。 - 特許庁 - To provide a method of manufacturing a gallium nitride compound semiconductor and a method of manufacturing a light-emitting device which can reduce crystal defects, without causing warpages, achieving high perpendicularity on a side (optical resonant surface) relative to a growth plane, and eliminate damages caused by posttreatment, such as etching in the gallium nitride compound semiconductor.
窒化ガリウム系化合物半導体について、結晶欠陥を低減でき、反りが生じず、成長面に対する側面（光共振面）の垂直性が高く、さらにエッチング等の後加工によるダメージが無い、窒化ガリウム系化合物半導体の製造方法及び発光素子の製造方法を提供すること。 - 特許庁 - The inorganic vapor deposition layer of the metal or the inorganic oxide and an organic vapor deposition layer of a 1,3,5-triazine derivative are formed in turn on at least one side of the plastic film substrate, and reactive ion etching (RIE) treatment using plasma is applied to the organic vapor deposition layer.
プラスチックフィルム基材の少なくとも一方の面に、金属または無機酸化物からなる無機物蒸着層と１，３，５−トリアジン誘導体からなる有機物蒸着層とを順次設けると共に、当該１，３，５−トリアジン誘導体からなる有機物蒸着層にはプラズマを利用したリアクティブイオンエッチング（ＲＩＥ）処理を施す。 - 特許庁 - A trench for element isolation area is formed in the semiconductor substrate 1 by etching the semiconductor substrate 1 with the protective silicon oxide film 2 and the silicon nitride film 3 with the predetermined areas each opened as the masks, and an insulative shielding film 402 absorbing electromagnetic wave is formed so as to be along the side wall surface and bottom of the trench.
つぎに、所定領域が開口された保護酸化シリコン膜２および窒化シリコン膜３をマスクとして半導体基板１をエッチングすることにより半導体基板１に素子分離用の溝を形成し、溝の側壁面および底面に沿うように電磁波を吸収する絶縁性の遮光膜４０２を形成する。 - 特許庁 - By performing anisotropic etching from one substrate surface 3 to the other substrate surface 5 facing one substrate surface 5 of the semiconductor substrate 1, particularly an Si semiconductor substrate 1, an annular recess 15 is formed on the one substrate surface side 5, and the diaphragm 18 is formed at the bottom 17 of the recess 15.
半導体基板１または特にＳｉ半導体基板の一方の基板面３から該一方の基板面５と対向する他方の基板面５に向かって異方性エッチングを施すことにより、一方の基板面側５に開口する環状の凹部１５を形成して凹部１５の底部１７にダイアフラム１８を形成する。 - 特許庁 - When a wiring pattern 5a is formed by etching a metal foil 2 on the surface of a laminate 1, a cut pattern 3a is previously formed around the wiring pattern 2a, a wear plate 10 is superposed on the under surface of the laminate 1, and the laminate 1 is irradiated with a laser beam along the cutting pattern 3a, from the side above the top surface of the laminate 1.
積層板１の表面の金属箔２をエッチングして配線パターン５ａを形成する際に、配線パターン２ａの回りに切断パターン３ａを形成しておき、積層板１の下面側に当板１０を重ねた状態で積層板１の上面側から切断パターン３ａに沿ってレーザー光線を照射することにより切断する。 - 特許庁 - The mesa isolation monolithic light emitting diode comprises an emission layer 14 formed on a substrate 11, and a stopper layer 15 provided on the emission layer 14 wherein intersecting mesa etching trenches are provided in the side of the stopper layer 15 opposite to the substrate and a light emitting part is isolated into a plurality of parts arranged in one or a plurality of rows.
少なくとも基板１１上に積層された発光層１４と、該発光層１４上に設けられたストッパー層１５とを有し、該ストッパー層１５の基板とは反対側の表面側に相交差するメサエッチング溝を設け、該メサエッチング溝により発光部を一列配置ないしは複数列配置に並ぶように複数個に分離させる。 - 特許庁 - The method for manufacturing the device comprises simultaneously wet etching an overcoat 10 and a color filter 9, subsequently reflowing the overcoat 10 to form gentle inclination covering the side face of a contact hole and forming the shape of the contact hole that is connecting a pixel electrode and a drain electrode, as smoothly varying normally tapered so as to prevent the pixel electrode from being disconnected between levels.
オーバーコート１０及びカラーフィルター９に対し、同時にウエットエッチングを行った後、オーバーコート１０をリフローさせ、コンタクトホール側面を覆って緩やかな傾斜を形成するようにし、画素電極とドレイン電極とを接続するコンタクトホールの形状を滑らかに変化した順テーパとすることで、画素電極に段切れが生じないようにする。 - 特許庁 - In the area of a semiconductor device manufacturing mask 200 except for a real pattern 202, a square dummy pattern 204, for example, having one side of 0.25 μm or less is inserted and the pattern density is made uniform, and an etching processing can be performed without changing conditions for every semiconductor device manufacturing mask and the global step of a post-CMP interlayer insulation film is not increased.
半導体製造用マスク２００内の実パターン２０２以外の領域に，例えば一辺が０．２５μｍ以下の正方形のダミーパターン２０４を挿入し，パターン密度を均一化して，半導体製造用マスク毎に条件を変えることなくエッチング処理を行えるとともに，ＣＭＰ後の層間絶縁膜のグローバル段差を増大させないようにする。 - 特許庁 - When a partition material on a back face substrate 1 is sandblasted using a resist pattern 2 as a mask, a wider resist pattern 22 for an outer peripheral partition surrounding the outermost pattern of all the resist patterns 21 for the internal partition susceptible to the side etching is provided to improve the adhesion of the outermost peripheral resist pattern to the paste and to prevent the peeling-off of the resist at sandblasting.
背面基板１上の隔壁材料をレジストパターン２をマスクとしてサンドブラストするときに、サイドエッチングを受けやすい内部隔壁用レジストパターン２１のうち最も外側のパターンを囲む幅の広い外周隔壁用レジストパターン２２を設け、最外周のレジストパターンとペーストとの密着性を向上させ、サンドブラスト時のレジスト剥離を防ぐ。 - 特許庁 - According to the structure, reaction products resulting from etching in storage element fabrication process are prevented from adhering to the side wall to cause short circuit and leakage current.
基板上に第２の絶縁膜を形成・加工して開口部を形成し、開口部内に下部電極及び強誘電体膜を形成し、強誘電体膜上に上部電極を形成する製造方法としたので、容量素子の面積を増大させることなく、平坦でエッチングダメージのない強誘電体を用いた半導体記憶素子が容易に形成できる。 - 特許庁 - A method of manufacturing a semiconductor device comprises: (1) forming a first oxide film 3 including a groove 7 on a semiconductor substrate 1; (2) depositing a second oxide film 9 by means of HDP-CVD on the resultant substrate and tapering the groove 7, so that its inner side surface becomes narrow toward the bottom; and (3) etching back the second oxide film 9.
本発明の半導体装置の製造方法は、（１）半導体基板１上に、溝部７を有する第１の酸化膜３を形成し、（２）得られた基板上に、ＨＤＰ−ＣＶＤ法によって第２の酸化膜９を堆積して、前記溝部７をその内側面が底方向に狭くなるテーパー形状にし、（３）第２の酸化膜９をエッチバックすることからなる。 - 特許庁 - A sample stand (rotative stand) 1 is mounted on a precision rotation axis 32 continuously rotating the sample stand in high precision, and an optional rotation-symmetric three-dimensional fine structure is manufactured by applying an FIB deposition in an FIB chamber while making the sample stand 1 rotate continuously, or applying cutting work on upper surface or side surface like a general lathe through an FIB etching.
試料台（回転台）１を高精度で連続回転する精密回転軸３２に取りつけ、ＦＩＢチャンバー内で、試料台１を連続回転させながらＦＩＢデポジションさせたり、あるいはＦＩＢエッチングで一般的な旋盤のように側面あるいは上面から切削加工を行ったりすることで任意の回転対称である構造物を作製する。 - 特許庁 - To prevent current leak from a junction interface between a P-layer and an N-layer which are exposed in a side wall of a trench or a vertical hole when electrochemically etching a semiconductor board from a trench, or a vertical hole part formed in a wafer with an N-type epitaxial layer on a P-type semiconductor board in a manufacturing method of a semiconductor pressure sensor.
半導体圧力センサの製造方法において、Ｐ型半導体基板上にＮ型エピタキシャル層を有するウエハに形成されたトレンチもしくは垂直穴部分から半導体基板を電気化学エッチングする際に、トレンチもしくは垂直穴の側壁に露出するＰ層とＮ層との接合界面からの電流リークを防止する。 - 特許庁 - A metal layer 18 for sealing and a metal layer 19 for electrical connection are formed on a surface insulating film 16 by etching back a part formed at a region E3 for junction in a multilayer insulating film, comprising a surface insulating film 16 and a multilayer structure section 41 formed at the side of the main surface of an SOI semiconductor substrate 10.
半導体基板であるＳＯＩ基板１０の主表面側に形成された表面絶縁膜１６と多層構造部４１とからなる多層絶縁膜のうち接合用領域部Ｅ３に形成されている部位をエッチバックし、表面絶縁膜１６上に封止用金属層１８および電気接続用金属層１９を形成する。 - 特許庁 - A thin-film transistor (TFT) manufactured by back surface exposure uses the oxide semiconductor as a channel layer, negative resist on a conductive film is exposed from a back surface side of a substrate using an electrode on the substrate as a mask, and then removed except an exposed part of the negative resist, and the conductive film is etched using the exposed part as an etching mask to process the electrode.
裏面露光により製造される薄膜トランジスタ（ＴＦＴ）において、チャネル層として酸化物半導体を用い、基板上の電極をマスクとして、基板の裏面側から導電膜上のネガレジストを露光し、ネガレジストの露光部分を残し前記ネガレジストを除去し、露光部分をエッチングマスクとする導電膜のエッチングにより、電極を加工する。 - 特許庁 - The additive for suppressing side etching contains one or more kinds selected from the group consisting of heterocyclic compounds having a carbonyl group or a carboxy group, glycols having a triple bond or compounds obtained by adding ethylene oxide to the active hydrogen of glycols having a triple bond, alkylsarcosines or the alkali metal salts of alkylsarcosines and the anhydrides of aromatic carboxylic acid.
カルボニル基またはカルボキシル基を有する複素環式化合物、三重結合を有するグリコール類または三重結合を有するグリコール類の活性水素にエチレンオキサイドを付加させた化合物、アルキルサルコシンまたはアルキルサルコシンのアルカリ金属塩および芳香族カルボン酸の無水物から成る群より選択される１種または２種以上を含む。 - 特許庁 - This method comprises a step for executing a selective etching process using TMAH (Tetra-Methyl-Ammonium-Hydroxide) to form a plurality of trenches with slow inclination of the side surface, and a step for forming a gate pattern at the top of the substrate so that at least the inclination part of the trench acts as a part of a channel.
本発明は、ＴＭＡＨ（Ｔｅｔｒａ−Ｍｅｔｈｙｌ−Ａｍｍｏｎｉｕｍ−Ｈｙｄｒｏｘｉｄｅ）を用いた選択的エッチング工程を実施し、側面の傾斜が緩慢な複数のトレンチを形成するステップと、少なくとも前記トレンチの傾斜部分がチャネルの一部になるように前記基板上部にゲートパターンを形成するステップとを含む。 - 特許庁 - A manufacturing method of the semiconductor pressure sensor forms on a sacrificial layer 16 a lamination structure which includes a polysilicon diaphragm 6, a polysilicon gauge resistance 4b formed on a space 13 side to be a vacuum chamber below the diaphragm, and a group of insulator films 3, 5, 7 having an etching liquid introduction hole 15 that incorporates the diaphragm and resistance and are in contact with the sacrificial layer 16.
半導体圧力センサの製造方法は、ポリシリコンダイヤフラム６と、その下方の真空室となるべき空間１３側に形成されたポリシリコンゲージ抵抗４ｂと、これらを内包し、犠牲層１６と接するエッチング液導入孔１５を有する絶縁膜群３，５，７とを含む積層構造を、犠牲層１６上に形成する。 - 特許庁 - To provide a metal wiring forming method for a semiconductor element in which a fine metal pattern is prevented from being formed by forming a spacer film on a side wall of a photoresist pattern, and bringing spacers into contact with each other by narrowing the interval between photoresist patterns at a breaking part of metal wiring while forming a fine metal pattern using the spacers as etching masks.
フォトレジストパターンの側壁にスペーサ膜を形成し、スペーサをエッチングマスクとして用いて微細金属パターンを形成すると同時に、金属配線の断線部分は前記フォトレジストパターン間の間隔を狭めて前記スペーサが接し合うようにし、微細金属パターンが形成されることを防止する半導体素子の金属配線方法の提供。 - 特許庁 - In a parallel plate reactive ion etching system, a matching box housing a matching circuit is positioned under a cathode assembly accessory mechanism attached to the external wall surface of a cathode-side vacuum chamber, within an extent containing the center axis line passing through a cathode and an anode, so that an earthing route may become symmetrical with respect to a substrate on the cathode.
本平行平板式反応性イオンエッチング装置においては、陰極と陽極とを通る中心軸線を含む範囲内でしかもアース経路が陰極上の基板に対して対称形となるように、マッチング回路を収納したマッチングボックスを、陰極側の真空チャンバーの外壁面に取付けられた陰極組立体付属機構の下側に位置決めされる。 - 特許庁 - (1) The method for forming a conductor interconnection circuit on a semiconductor wafer comprises a step for laying a metal foil for forming interconnection on the side for forming the electrodes of the semiconductor wafer having circuit elements formed on the surface, a step for forming an interconnection pattern on the metal foil, a step for etching the metal foil, and a step for removing resist and forming an interconnection.
（１）表面に回路素子の形成された半導体ウェハ上の電極形成面側に配線形成用金属箔を積層する工程、該金属箔上に配線パターンを形成する工程、金属箔のエッチングを行う工程、および、レジストを除去して配線を形成する工程を含む、半導体ウェハ上の導体配線回路形成方法。 - 特許庁 - Thereafter, a sidewall insulating layer is formed on a sidewall located on an inner side of a first gate etched part, the residual part of the film 5 is subjected to second gate etching to bore an opening in the insulating film 5, and reverse type impurities are introduced into the channel formation impurity region 4 through the opening to form a gate impurity region.
その後は、たとえば第１のゲートエッチング箇所より内側の側壁にサイドウォール絶縁層を形成した後に、第１のゲートエッチング後に残った絶縁膜部分に対し第２のゲートエッチングを行い、絶縁膜５を開口し、この開口から逆導電型の不純物をチャネル形成不純物領域４内に導入して、ゲート不純物領域を形成する。 - 特許庁 - One part in the medium facing surface and the other part are formed of the plurality of conductive materials different from each other, so that the medium facing surface different in height of both parts is easily formed by a surface removal process by polishing, etching, or the like from the medium facing surface side on the basis of the difference in the materials.
媒体対向面の内の一の部分と他の部分とが互いに異なる複数の導電材料から形成されているので、このような媒体対向面は、媒体対向面側から研磨やエッチング等による表面除去工程により、一の部分と他の部分との高さの差が材料の違いに基づいて容易に形成される。 - 特許庁 - In the method for manufacturing a semiconductor device by spin-etching a rear surface 10b of a semiconductor wafer 10 having semiconductor elements 60 formed on an active surface 10a, an angle θ is set to be an acute angle between at least part of the side surface 10c of the semiconductor wafer 10 and the rear surface 10b of the wafer 10.
本発明は、半導体素子６０が能動面１０ａに形成された半導体ウエハ１０の裏面１０ｂをスピンエッチングによりエッチングする半導体装置の製造方法であって、半導体ウエハ１０の側面１０ｃの少なくとも一部と、半導体ウエハ１０の裏面１０ｂとのなす角度θを鋭角に形成することを特徴とする。 - 特許庁 - In a method of reproducing a cleaning member for a semiconductor device, a cleaning layer 2 comprised of a heat resistant resin resulting from heat-curing polyamic acid is provided on at least one side of a wafer 1, and particles stuck on the top layer of the cleaning layer are removed using a dry etching system.
ウエハ１の少なくとも片面にポリアミック酸を熱硬化させた耐熱性樹脂からなるクリーニング層２が設けられてなる半導体装置用クリーニング部材の再生方法であって、上記クリーニング層の表層に付着したパーティクルをドライエッチング方式を用いて除去することを特徴とする半導体装置用クリーニング部材の再生方法。 - 特許庁 - Thus, the side etching is suppressed and the decrease in film thickness of the mask is also suppressed, so that even the conductive film whicih is thick having a thickness of 1 to 10 μm and contains aluminum or aluminum alloy is etched to have the steep slope at the end, to secure the desired film thickness, and to suppress the difference in shape from the mask pattern.
サイドエッチングを抑え、なおかつマスクの膜厚が減少するのを抑えることで、膜厚１μｍ以上１０μｍ以下といった厚膜のアルミニウムまたはアルミニウム合金を含む導電膜であっても、端部の勾配が急峻であり、所望の膜厚を確保することができ、マスクパターンとの形状の差が抑えられるようにエッチングすることが可能となる。 - 特許庁 - In the compound semiconductor light emitting element provided with a gallium nitride-based compound semiconductor which is formed by successively laminating the n-type layer and p-type layer upon a sapphire substrate in this order and etching the layers so that the electrode forming surface of the n-type layer may be exposed, the surface of the sapphire substrate on the same side as that of the electrode forming surface is exposed.
サファイア基板上にｎ型層及びｐ型層が順に積層されて、予めｎ型層の電極形成面が露出するようにエッチングされた窒化ガリウム系化合物半導体を前記サファイア基板上に備えた窒化ガリウム系化合物半導体発光素子において、前記電極形成面と同一面側にサファイア基板面が露出されている。 - 特許庁 - In a dry etching device which is equipped with an He cooling mechanism for cooling a glass board 1 and a frame-shaped clamp 2 for pressing and fixing the periphery of the glass board all around from it upper side, the clamp 2 is inclined to be thicker from the inside periphery to outside periphery so that the flow of processing gas may be performed smoothly.
ガラス基板１を冷却するためのＨｅ冷却機構と、ガラス基板１周辺部を全周にわたって上側より押さえ固定する枠状のクランプ２を備えたドライエッチング装置において、クランプ２に、内周部から外周部に向かって肉厚となるような傾斜をつけ、処理ガスの流れがスムーズに行われるようにした。 - 特許庁 - The manufacturing method for the inkjet recording head includes a process of preparing the Si substrate where the heating elements and an orifice plate with ejection ports for ejecting ink formed therein are set at one primary face side, a process of forming the ink supply ports by etching the other primary face of the Si substrate by the method and by forming through-holes in the Si substrate.
発熱体とインクを吐出するための吐出口が設けられたオリフィスプレートとが一方の主面側に設けられたＳｉ基板を用意する工程；及びＳｉ基板の他方の主面を前記方法によってエッチングしてＳｉ基板に貫通孔を設けることによりインク供給口を形成する工程を有するインクジェット記録ヘッドの製造方法。 - 特許庁 - To provide a resist composition which is suitably used in a super-microlithography process and other photofabrication processes such as manufacture of VLSIs and high capacity microchips and whose surface roughness in etching is reduced, and further a resist composition which has superior characteristics of sensitivity, resolving power, a profile, a pattern fall, a side lobe margin, roughness and fineness dependency, etc.
超ＬＳＩや高容量マイクロチップの製造等の超マイクロリソグラフィプロセスやその他のフォトファブリケーションプロセスに於いて好適に使用することができ、エッチング時の表面荒れが低減されたレジスト組成物、また更には、感度、解像力、プロファイル、パターン倒れ、サイドローブマージン、疎密依存性などの諸特性にも優れたレジスト組成物を提供する。 - 特許庁 - The method of manufacturing a semiconductor device includes the steps of: laminating a first adhesive tape 20 on a circuit surface 13 side of a semiconductor wafer with a circuit formed on the surface; grinding the backside of the semiconductor wafer; laminating a second adhesive tape 30 on the first adhesive tape 20; and subjecting the backside of the semiconductor wafer to chemical etching.
半導体装置の製造方法は、表面に回路が形成された半導体ウエハの回路面１３側に、第１の粘着テープ２０を積層する工程と、該半導体ウエハの裏面を研削する工程と、第１の粘着テープ２０上に第２の粘着テープ３０を積層する工程と、該半導体ウエハの裏面をケミカルエッチングする工程と、を有する。 - 特許庁 - However, since the etch rate of the region irradiated with ultraviolet light is higher than that of the region not irradiated with ultraviolet light, the etch rate of the region not irradiated with ultraviolet light is lower than that of the region irradiated with ultraviolet light, hardly causing side etching to the semiconductor thin film 2 below the ultraviolet light shielding film 3.
しかし、紫外光照射領域のエッチング速度が紫外光非照射領域のエッチング速度よりも速くなるので、紫外光照射領域のエッチング速度に対して紫外光非照射領域のエッチング速度が遅くなり、これにより紫外光遮蔽膜３下の半導体薄膜２にサイドエッチングが生じにくいようにすることができる。 - 特許庁 - To provide a semiconductor packaging substrate in which, by a method for providing an external connection terminal by etching and next embedding a resin as a base material, the bottom of the obtained connection terminal is formed greater than the top thereof, thereby solving restriction items on a circuit side, and the top of the connection terminal is formed greater than the bottom thereof, thereby forming higher density wiring.
エッチングによって外部接続端子を設けておき、後から基材となる樹脂を埋め込む方法により得られる接続端子のトップ径よりボトム径の方が大きいことによる回路側の制約事項を解消し、接続端子のトップ径をボトム径より大きくすることにより、より高密度の配線を可能にした半導体パッケージ用基板を提供する。 - 特許庁 - This organic electronic device is manufactured by using: a first process for forming a polymer film from a polymer solution on a first surface of the substrate by casting; a second process for reducing the thickness of the substrate by etching a second surface located on the back side of the first surface of the substrate; and a third process for forming the organic electronic device on the surface of the polymer film formed by casting.
基板の第一の表面上に高分子溶液から高分子膜をキャスティング成膜する第一工程と、基板の第一の表面の裏側にある第二の表面をエッチングして基板の厚みを薄くする第二工程と、キャスティング成膜した高分子膜の表面に有機電子デバイスを形成する第三工程を用いて有機電子デバイスを製造することとした。 - 特許庁 - In the thin film capacitor element 10, since the substrate 1 has a plain surface almost perpendicular to the side end face 6a of the laminate 6 due to anisotropic etching during manufacturing, the insulating resin layer 5 covering a poorly covered part does not lie between the lower electrode 2 and the upper electrode film 41, but lies between the upper extraction electrode 40 and the upper electrode film 41 which are at the same potential.
この薄膜キャパシタ素子１０は、製造時に異方性エッチングにより積層体６の側端面６ａを基板１と略直交する平坦面となしているので、カバレッジ不良部分を覆う絶縁樹脂層５が、下部電極２と上部電極膜４１との間に介在せず、同電位な上部引出し電極４０と上部電極膜４１との間に介在している。 - 特許庁 - In the solid-state imaging apparatus 10 whereon a plurality of photodiodes in an imaging region and each MOS transistor in its peripheral circuit region are loaded together, a reflection preventing film 7 of a photodiode surface and a sidewall 9 provided to a side wall of a gate electrode 3 of the MOS transistor are formed simultaneously in the same process, by photolithograpy and dry etching by laminating three layers of insulating films 4 to 6.
撮像領域の複数のフォトダイオードとその周辺回路領域の各ＭＯＳトランジスタが混載された固体撮像装置１０において、フォトダイオード表面の反射防止膜７と、ＭＯＳトランジスタのゲート電極３の側壁に設けられるサイドウォール９とを、３層の絶縁膜４〜６を積層してフォトリソグラフィーとドライエッチングにより同時に同一工程で形成する。 - 特許庁 - The method of manufacturing the transparent conductive film includes: a step in which on one side or both sides of a transparent film base material, a first layer undercoat layer is formed by an organic material; a step in which on the undercoat layer, the transparent conductor layer is formed by a sputtering method; and a step in which the transparent conductor layer is patternized by etching.
透明なフィルム基材の片面または両面に、透明なフィルム基材から第一層目のアンダーコート層を有機物により形成する工程、前記アンダーコート層上に、スパッタリング法により透明導電体層を形成する工程、および前記透明導電体層を、エッチングしてパターン化する工程を有することを特徴とする透明導電性フィルムの製造方法。 - 特許庁 - A dry etcher having a lower electrode housed in a vacuum vessel for holding a wafer 10 to be processed by introducing an etching gas and applying high-frequency power to generate a discharge plasma, comprises an electrostatic chuck mechanism housed in the vacuum vessel for fixing the wafer and a cover ring 13 housed in a process chamber for covering the upper side of the periphery of the wafer or above it.
真空容器内に被処理ウェハ10を保持する下部電極を収容し、エッチングガスが導入され、高周波電力が印加されることによって放電プラズマを発生するドライエッチング装置において、真空容器内に収容され、ウェハを固定するための静電チャック機構と、処理容器内に収容され、ウェハの周辺部の上面あるいは上方を覆うカバーリング13とを具備する。 - 特許庁 - The etchant circulation tank which stores the etchant used for etching of a metallic foil such as a wiring board and has a rectangular shape, comprises at least one partition perpendicularly contacted with one side of an inner wall of the circulation tank, and a circulating pump for circulating the etchant in the circulation tank, outside the circulation tank.
配線板などの金属箔のエッチングにおいて使用するエッチング液を貯留する矩形のエッチング液循環槽であって、前記エッチング循環槽は当該循環槽の内壁の一辺に垂直に接する少なくとも一つの仕切りを有し、当該循環槽内でエッチング液を循環させる循環ポンプを当該循環槽の外側に有することを特徴とするエッチング液循環槽。 - 特許庁 - In the method for manufacturing the smooth laminate which comprises laminating a resistance alloy layer on at least one side of a smooth electroconductive plate, the resistor having the required resistance value can be formed to the inside of the wiring pattern formed by etching by laminating the resistance alloy layer on the smooth electroconductive plate immediately after activation treatment is applied to the electroconductive plate.
平滑導電板の少なくとも一方の面に抵抗合金層を積層してなる平滑積層体の製造方法において、平滑導電板に活性化処理を施した直後に抵抗合金層を積層することによって、所要の抵抗値を有する抵抗器をエッチング形成された配線パターン内部に形成可能とする平滑積層体を製造する。 - 特許庁 - To provide a positive photoresist composition for exposure to far UV rays, the composition showing little dependence on heating temperature after exposure in a microphotofabrication process using far UV light, in particular, ArF excimer laser light, having decreased surface roughening by etching, having low dependence on pattern density, and having excellent side lobe margin.
遠紫外光、とくにＡｒＦエキシマレーザー光を使用する上記ミクロフォトファブリケ−ション本来の性能向上のための技術における課題を解決するポジ型フォトレジスト組成物を提供することにあり、露光後加熱温度依存性、エッチング表面荒れが低減され、さらには疎密依存性が小さく、サイドローブマージンに優れた遠紫外線露光用ポジ型フォトレジスト組成物を提供する。 - 特許庁 - On one side of a base material film 25 constituted of a transparent resin, an anchor layer 24 constituted of the cured material of a polymerizable composition containing a vinyl monomer and/or a prepolymer, a barrier layer 23 containing a metal or a metal compound, an etching protective layer 22 having resistance to acid or alkali, and a transparent conductive layer 21 constituted of an inorganic compound are formed in turn.
透明樹脂で構成された基材フィルム２５の一方の面に、ビニル系モノマー及び／又はプレポリマーを含む重合性組成物の硬化物で構成されたアンカー層２４、金属又は金属化合物を含むバリア層２３、酸又はアルカリに対して耐性を有するエッチング保護層２２、無機化合物で構成された透明導電層２１をこの順序で順次形成する。 - 特許庁 - The method for manufacturing a printed wiring board with a via hole for interlayer connection includes a process of making a barrier metal layer at least on the front side of the wiring circuit and/or the metal foil formed on the outer layer of an insulator substrate to prevent the wiring circuit and/or the metal foil from being etched by etching treatment during a following circuit formation process in the via hole.
層間接続用のビアホールを備えたプリント配線板の製造方法であって、当該ビアホール形成のためのめっき処理工程前に、少なくとも絶縁基板の外層に形成された配線回路及び／又は金属箔の表側面に、後のビアホール部の回路形成の際のエッチング処理により当該外層配線回路及び／又は金属箔がエッチングされることを防止するバリア金属層を設ける。 - 特許庁 - The plating-method two-layer copper polyimide laminated film which keeps a metal vapor deposition layer overlying one side or both sides of a polyimide film with a conductive metal layer which is composed of copper overlaying the metal vapor deposition layer to unify them is characterized in that a surface modification depth index after eliminating the conductive metal layer by etching is 25 or smaller and a surface modification strength index is 1.1 or more.
ポリイミドフィルムの片面または両面に、金属蒸着層を設け、その金属蒸着層上に銅からなる導電性金属層を積層し一体化したメッキ法２層銅ポリイミド積層フィルムであって、その導電性金属層をエッチングにより除去した後の表面改質深さ指数が２５以下であり、そしてその表面改質強度指数が１．１以上のメッキ法２層銅ポリイミド積層フィルム。 - 特許庁 - The side surfaces of the grid elemental body 39 is formed into tapered shape by etching, and periodic or regular minute projections are formed on the tapered part 39C, along the extending direction of the grid elemental body 39.
両面エッチングにより形成された多数のスリット状のビーム透過孔３８を有し、各隣り合うビーム透過孔３８間にテープ状のグリッド素体３９が形成されてなる色選別用マスクがフレーム上に架張され、グリッド素体３９のエッチングによる縁辺側面がテーパ状に形成され、このテーパ部３９Ｃに、グリッド素体３９の延長方向に沿って周期的な、或いは規則的な微小突起が形成されて成る。 - 特許庁 - In the other embodiment, a manufacture of the packed crown-shaped memory cell 100 according to this invention includes the steps of forming a memory node contact body (memory cell plug), forming the side wall of a memory cell, etching crown-type polysilicon again to form a separated memory cell and to electrically separate the memory cell, and removing core oxide (PSG).
また別の実施例では、本発明による充填された王冠型メモリ・セルを製造する方法は下記の段階、すなわち、（１）記憶ノード接触体（メモリ・セル・プラグ）を作成する段階、（２）メモリ・セル側壁を作成する段階、（３）分離されたメモリ・セルを作成するためにおよびメモリ・セルを電気的に分離するために王冠型ポリシリコンを再びエッチングする段階およびコア酸化物（ＰＳＧ）を除去する段階、を有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
