「simd」を含む例文一覧(260)
＜前へ 1 2 3 4 5 6- In SIMD control for controlling one-dimensionally located plural PE corresponding to the same command, ID codes, which are repeatedly assigned in the same array for every plural groups 2 composed of PE0, PE1 and PE2, for example, capable of specifying the arbitrary PE within each of groups 2 are applied for every PE.
１次元的に配列された複数のＰＥを同一の指令により制御するＳＩＭＤ制御において、たとえばＰＥ０，ＰＥ１，ＰＥ２からなる複数のグループ２ごとに同じ配列で繰り返し割り当てられ、かつ、各グループ２内で任意のＰＥを特定可能なＩＤコードを各ＰＥごとに付与する。 - 特許庁 - This SIMD type microprocessor comprises a processor element array part composed of a plurality of processor elements, each processor element including M-pieces of arithmetic logic units (M is a natural number of 2 or more) and M-pieces of arithmetic result storage registers corresponding to the individual arithmetic logic units.
本発明に係るＳＩＭＤ型マイクロプロセッサは、複数のプロセッサエレメントがプロセッサエレメントアレイ部を構成し、各プロセッサエレメントが夫々、Ｍ個（Ｍは２以上の自然数）の算術論理演算回路、及び、個々の算術論理演算回路に対応するＭ個の演算結果格納用レジスタを装備するＳＩＭＤ型マイクロプロセッサである。 - 特許庁 - The SIMD type arithmetic operation having N units of processors capable of operating in parallel, is characterized by having a means for allowing a plurality of element processors operating in parallel to encode image signal consisting of a plurality of pixels, and a means for composing a code word obtained by the means to a consecutive bit string are provided.
Ｎ個の並列動作可能なプロセッサーを有するＳＩＭＤ型演算手段において、複数の並列に動作する要素プロセッサー夫々に複数の画素から成る画像信号の符号化を行わせる手段と、該手段で得られた符号語を連続したビット列に結合する手段を有する事を特徴とする。 - 特許庁 - An SIMD control part 163 divides the image data of the processing object into a number of the parallel number selected by the parallel number selection part 162 to be provided to the processors of the number of the parallel number along with an expansion instruction at the required magnification, and synthesizes image data expansion processing results by the respective processors based on the expansion instruction to generate expansion image data.
ＳＩＭＤ制御部１６３は、処理対象の画像データを並列数選択部１６２により選択された並列数の数に分割して該並列数の数のプロセッサに上記要求倍率での拡大命令とともに与え、該拡大命令に基づく各プロセッサによる画像データ拡大処理結果を合成して拡大画像データを生成させる。 - 特許庁 - As to an SIMD type microprocessor including an arithmetic logical arithmetic unit and a register for storing the arithmetic result, and having a plurality of processor elements for performing processing in a status that the register is divided, this data processing method is characterized to set data by the division units of the register based on the arrangement of processor elements and the division of the register.
本発明のデータ処理方法は、算術論理演算器と演算結果を保持するレジスタを含み前記レジスタが分割された状態で処理を行い得るプロセッサエレメントを、複数持つＳＩＭＤ型マイクロプロセッサにおいて、プロセッサエレメントの配置、及びレジスタの分割に基づいて、レジスタの分割単位にデータを設定することを特徴とする。 - 特許庁 - Furthermore, since quantized relative positions are set equal in units of a plurality of pixels through averaging processing and copying processing on quantized-relative-position information to perform pixel value calculation to which SIMD is applied, the pixel values of the motion compensated image can be calculated at a high speed and efficient motion compensated image generation is realized.
さらに、量子化相対位置情報の平均化処理やコピー処理により、複数の画素単位で量子化相対位置を同一に設定してＳＩＭＤを適用した画素値算出を行う構成としたので、動き補償画像の画素値算出を高速に行うことが可能となり、効率的な動き補償画像生成が実現される。 - 特許庁 - A PE 10 of the SIMD microprocessor has two shifter pairs 12 each comprising a PSH 12a and a BSH 12b when an ALU (Arithmetic and Logic Unit) 14 has independently operable ALU(L) 14a and ALU(H) 14b, and has shift data selection circuits 13 performing selection and bit expansion of data output from the shifter pairs 12 correspondingly to each the ALU.
ＳＩＭＤ型マイクロプロセッサのＰＥ１０において、ＡＬＵ１４がＡＬＵ（Ｌ）１４ａ、ＡＬＵ（Ｈ）１４ｂと２つに分割して動作させることが可能な構成になっているときに、ＰＳＨ１２ａとＢＳＨ１２ｂとから構成されシフタ対１２を２つ備えるとともに、シフタ対１２から出力されたデータを選択およびビット拡張を行うシフトデータ選択回路１３を各ＡＬＵに対応して備えた。 - 特許庁 - In the image processor 10, when receiving an image expansion instruction including image data of a processing object and required magnification thereof, a parallel number selection part 162 calculates magnification errors between required magnification and actual magnification on a parallel number basis when processing object image data are subjected to parallel calculation processing by setting processors of an SIMD processor 50 in a different parallel number, and selects a parallel number having the smallest magnification error.
画像処理装置１０において、並列数選択部１６２は、処理対象の画像データと要求倍率を含む画像拡大指示を受付けると、ＳＩＭＤプロセッサ５０のプロセッサを異なる並列数にして処理対象画像データを並列演算処理させる場合の該並列数別の要求倍率と実倍率との倍率誤差を算出し、該倍率誤差が最も小さい並列数を選択する。 - 特許庁 - In the SIMD micro-processor, plural data buses are arranged from the global processor to the respective processor elements, the each processor element generates a selection signal for assigning selection of any data bus out of the plural data buses, and a signal transmitted from the global processor is stored in a prescribed register in the each processor element via the selected data bus selected by the selection signal.
そのＳＩＭＤ型マイクロプロセッサにおいて、上記グローバルプロセッサから各々のプロセッサエレメントに対し、複数のデータバスが設置されており、各プロセッサエレメントは、上記複数のデータバスのうちからどのデータバスを選択するのかを指定する選択信号を生成し、上記選択信号により選択されたデータバスを介して上記グローバルプロセッサから転送される信号を、各プロセッサエレメント内の所定のレジスタに格納する。 - 特許庁 - Concerning the SIMD type processor having a global processor 2 for decoding a program and controlling the entire processor and a processor element(PE) block 3 equipped with plural PE 3a for processing a plurality of data, the global processor 2 transfers a correspondent PE number to the plural PE 3a and transfers data from the GO register of the global processor 2 to an A register 35a of any arbitrary PE 3a.
この発明は、プログラムを解読しプロセッサ全体を制御するグローバルプロセッサ２と、複数データを処理するための複数のプロセッサエレメント３ａを備えたプロセッサエレメントブロック３と、を有するＳＩＭＤ型プロセッサにおいて、グローバルプロセッサ２は、対応するＰＥ番号を複数のプロセッサエレメント３ａに転送し、グローバルプロセッサ２のＧ０レジスタからのデータを任意のプロセッサエレメント３ａのＡレジスタ３５ａに転送する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
