The line SSL1 or SSL2 is formed by introducing an impurity into a semiconductor. 副線SSL1またはSSL2は、半導体に不純物を導入して形成されている。 - 特許庁
The reference potential line is divided into lines, including a plurality of auxiliary lines SSL1 and SSL2, provided by each predetermined number of transistors M11 to M1n and M21 to M2n, respectively, and a main line MSL. 基準電位線が、所定数のメモリトランジスタM11〜M1nまたはM21〜M2nごとに設けられた複数の副線SSL1またはSSL2と、主線MSLとに階層化されている。 - 特許庁
The second intermediate voltage is set to a value at which a channel is not formed in non-selection memory transistors M22-M2128 after applying from relation between a sub-bit line SBL2 potential and a sub-source line SSL2 potential at the applying time. 第2中間電圧は、その印加時の副ビット線SBL2および副ソース線SSL2電位との関係で、印加後に非選択メモリトランジスタM22〜M2128にチャネルが形成されない値に設定する。 - 特許庁
The means WD sets a higher control voltage for reading to a memory transistor, that is farther away from the node between the line MSL and the line SSL1 or SSL2 to which such memory transistor, is connected. 読み出し駆動手段WDは、主線MSLと副線SSL1またはSSL2との接続箇所からメモリトランジスタの距離が遠いほど読み出し時の制御電圧を高く設定する。 - 特許庁