「stack architecture」を含む例文一覧(8)
- UNIPOLAR RESISTOR RAM (RRAM) DEVICE AND PERPENDICULAR STACK ARCHITECTURE
単極抵抗ランダムアクセスメモリ（ＲＲＡＭ）デバイス、および垂直スタックアーキテクチャ - 特許庁 - NETWORK ARCHITECTURE FOR NETWORK PROTOCOL STACK ISOLATION, METHOD, AND COMPUTER PROGRAM (NETWORK PROTOCOL STACK ISOLATION)
ネットワーク・プロトコル・スタック隔離のためのネットワーク・アーキテクチャ、方法、およびコンピュータ・プログラム（ネットワーク・プロトコル・スタック隔離） - 特許庁 - To suppress the occurrence of a stack overflow or a stack underflow to prevent the execution performance of a program from being degraded by them in program code generation for a processor which has an architecture using a register stack.
レジスタスタックを使用するアーキテクチャを持った処理装置に対するプログラムコードの生成において、スタックオーバーフローやスタックアンダーフローの発生を抑制し、これらによるプログラムの実行性能の低下を防止する。 - 特許庁 - To provide a method and a network architecture for isolating a network protocol stack from an operating system.
オペレーティング・システムからネットワーク・プロトコル・スタックを隔離するための方法およびネットワーク・アーキテクチャを提供すること。 - 特許庁 - To effectively use registers left over, when an end function in a function call is executed in an architecture having a register stack.
レジスタスタックを持つアーキテクチャにおいて、関数呼び出しの末端関数実行時に余るレジスタを有効に活用する。 - 特許庁 - This data processor is provided with the register stack having plural registers for architecture to store operands to be required by instructions to be executed by the data processor.
本発明のデータプロセッサは、データプロセッサによって実行される命令によって必要とされるオペランドを格納する複数個のアーキテクチャ用レジスタを具備するレジスタスタックを有している。 - 特許庁 - The network architecture processing and executing a high-level command includes an isolation network protocol stack, which is constructed for generating a command specific to a device from the high-level command, and an input/output element organized for executing the command specific to the device.
本ネットワーク・アーキテクチャは、高レベルのコマンドを処理して実行するとともに、高レベルのコマンドから装置固有のコマンドを生成するように編成された隔離ネットワーク・プロトコル・スタックと、装置固有のコマンドを実行するように編成された入出力要素とをさらに含む。 - 特許庁 - At least one mapping register related to at least one of the N processing stages is further arranged and stores mapping data which can be used to determine a physical register in relation to a stack register for architecture accessed by the pending instruction.
更に、Ｎ個の処理ステージのうちの少なくとも１つと関連している少なくとも１個のマッピングレジスタが設けられており、それは係属中の命令によってアクセスされたアーキテクチャ用スタックレジスタと関連する物理的レジスタを決定するために使用することが可能なマッピングデータを格納している。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
