「sub-lines」を含む例文一覧(436)
1 2 3 4 5 6 7 8 9 次へ＞- Sub-array connection lines electrically connect to each array connection line.
サブアレイ接続線(sub-array connection lines)は、各アレイ接続線に電気的に接続する。 - 特許庁 - Scanning lines are hierarchized to provide main scanning lines ML and sub-scanning lines SGL.
走査線を階層化し、メイン走査線ＭＬとサブ走査線ＳＧＬを設ける。 - 特許庁 - The pixel is apportioned into a plurality of sub-scan lines, the sub-scan line defines a plurality of sub-pixels on one pixel, the plurality of sub-pixels of multisample points are corresponded on one of the sub-scan lines.
ピクセルを複数のサブ走査線に分け、サブ走査線は１つのピクセルについて複数のサブピクセルを定め、マルチポイントされた複数のサブピクセルはそれぞれ１つのサブ走査線に対応する。 - 特許庁 - The magnetic-RAM cells having split digit lines (split sub-digit lines) are provided.
分割されたデジットライン（ｓｐｌｉｔ ｓｕｂ−ｄｉｇｉｔｌｉｎｅｓ）を有する磁気ラムセルを提供する。 - 特許庁 - A plurality of first (and second) sub-word lines are provided so as to correspond to main word lines.
複数の第１（及び第２）サブワード線は、メインワード線に対応して設けられる。 - 特許庁 - The number of lines (four lines) of the sub-power source line 140 connected to the common connection part 141 coincides with the number of lines (four lines) of sub-word lines SWL, and also coincides with the number of lines (four lines) of redundant sub-word lines RSWL belonging to one redundant main word line RMWL.
共通接続部１４１に接続されるサブ電源線１４０の本数（４本）は、１本のメインワード線ＭＷＬに従属するサブワード線ＳＷＬの数（４本）と一致し、かつ、１本の冗長メインワード線ＲＭＷＬに従属する冗長サブワード線ＲＳＷＬの数（４本）とも一致する。 - 特許庁 - The sub-pixels are formed on emitting areas that the data lines and the scan lines cross.
サブピクセルは上記データラインと上記スキャンラインとが交差する発光領域に形成される。 - 特許庁 - The nonvolatile memory array has word lines arranged at intervals of a sub-F (sub-minimum characteristic size F) width, and bit lines substantially perpendicular to the word lines.
不揮発性メモリアレイは、サブＦ（サブ最小特徴サイズＦ）幅だけ離間して配置されたワード線と、該ワード線にほぼ垂直なビット線とを有する。 - 特許庁 - Bit-lines or sub-bit-lines, especially main bit-lines are formed on different layers, respectively, in spite of forming on a same layer.
ビットライン又はサブビットライン、特にメインビットラインを１層に配置せずに、複数の層にそれぞれ形成するようにした。 - 特許庁 - To provide a protector sub-module that can be downsized even when the number of lines of the protector sub-module is increased.
保安器サブモジュールの回線数を増加させたときに全体のサイズの増大を抑制する。 - 特許庁 - Bit lines 30 are made hierarchy, sub-bit lines 40 which depend on the bit lines 30 through a sub-bit line selecting switch are provided for each of a plurality of blocks 11A, 11B, ...11X.
ビット線３０を階層化し、複数のブロック１１Ａ，１１Ｂ，…１１Ｘの各々に、ビット線３０にサブビット線選択スイッチを介して従属するサブビット線４０を設けた。 - 特許庁 - Voltage of the sub-power source lines is restored by short-circuiting the main power source lines and the sub-power source lines in all hierarchical power source systems using a bank activation signal ACT.
バンク活性化信号ＡＣＴを用いて、全ての階層電源システムにおけるメイン電源線とサブ電源線とをショートさせ、サブ電源線の電圧を回復させる。 - 特許庁 - This device is provided with two word lines (MWL0 and MWL1), sub-word lines(SWL) are arranged at those lines alternately, Thereby, two memory banks can be allotted to the sub-word lines alternately.
２つのワード線路（ＭＷＬ０ないしＭＷＬ１）が設けられており、それらに交互にサブワード線路（ＳＷＬ）が配属され、これによりサブワード線路には交互に２つのメモリバンクを割り当てることができる。 - 特許庁 - A sub mask B4 is provided with openings corresponding to pixels on odd number lines in even number columns, as well as even number lines in odd number columns.
サブマスクＢ４は、奇数行偶数列、偶数行奇数列の画素に対応した開口を有する。 - 特許庁 - A sub mask A1 is provided with openings corresponding to pixels on odd number lines in odd number columns, as well as even number lines in even number columns.
サブマスクＡ１は、奇数行奇数列、偶数行偶数列の画素に対応した開口を有する。 - 特許庁 - A memory cell array 12 comprises plural main word lines MW, plural sub-word lines SW corresponding to each main word line, and sub-word lines SW in the direction of column, and is divided into plural sub-arrays 13A-13H.
メモリセルアレイ１２は複数のメインワード線ＭＷと、各メインワード線に対応する複数のサブワード線ＳＷとを含み、列方向のサブワード線ＳＷを含んで複数のサブアレイ１３Ａ〜１３Ｈに分割されている。 - 特許庁 - A magnetic resistor is provided above the pair of sub-digit lines.
前記一組のサブデジットライン上に一つの磁気抵抗体が配置される。 - 特許庁 - Among first to fourth sub images specified by SMPTE 435-1, respective pixel samples on odd-numbered lines or even-numbered lines of the respective frames are thinned out and mapped alternately into a first sub image and a second sub image or into a third sub image and a fourth sub image.
ＳＭＰＴＥ４３５−１で規定される第１〜第４のサブイメージの内、各フレームの奇数ライン又は偶数ライン上の各画素サンプルを交互に第１のサブイメージと第２のサブイメージ又は第３のサブイメージと第４のサブイメージに間引いてマッピングする。 - 特許庁 - In this device and method, scan electrode lines are divided into two equal parts of upper scan lines and lower scan lines and the upper scan lines and the lower scan lines are independently driven and, moreover, a scanning sequence of the scan electrode lines is alternated for every sub-field or for every some sub-fields or every frame.
本発明は、スキャン電極ラインを上部及び下部スキャン電極ラインに二等分してそれぞれ独立的に駆動させると共に、サブフィールドごと、いくつかのサブフィールドごと、或いはフレームごとにスキャン電極ラインのスキャン順序を変えることを特徴とする。 - 特許庁 - The sub-pixel is advanced along an edge between the sub-scan lines, and whether the sub-pixel on the sub-scan line is covered by the primitive or not is judged to determine the number of sub-pixels covered by the primitive.
サブ走査線の間をエッジに沿って進行し、サブ走査線上のサブピクセルがプリミティブによりカバーされるか否かが判断されてプリミティブによりカバーされるサブピクセルの数が求められる。 - 特許庁 - Sub-word line drive signal lines SWCL1-SWCL5 are arranged at each sense amplifier array SL1-SL5 respectively.
副ワード線駆動信号線SWCL1〜SWCL5は各センスアンプ列SL1〜SL5上に配置される。 - 特許庁 - Respective pixel samples on odd-numbered lines of each frame are alternately thinned out to a first sub-image and a second sub-image.
そして、各フレームの奇数ライン上の各画素サンプルを交互に第１のサブイメージと第２のサブイメージに間引く。 - 特許庁 - Respective pixel samples on even-numbered lines of each frame are alternately thinned out to a third sub-image and a fourth sub-image.
また、各フレームの偶数ライン上の各画素サンプルを交互に第３のサブイメージと第４のサブイメージに間引く。 - 特許庁 - The light emitting device comprises data lines (anode electrode layers 502), scan lines (cathode electrode layers 504) and a plurality of sub-pixels.
発光素子はデータライン（アノード電極層５０２）、スキャンライン（カソード電極層５０４）及び複数のサブピクセルを含む。 - 特許庁 - In array constitution of a memory cell array, word lines and bit lines are made main/sub-constitution, and a selecting transistor is provided for switching.
メモリセルアレイのアレイ構成を、ワード線、ビット線を主／副構成にし、切り換え用に選択トランジスタを設ける。 - 特許庁 - The active elements are arranged in respective sub-pixel regions, and are electrically connected to scanning lines and data lines.
アクティブ素子は、それぞれの副画素領域に配置され、走査線およびデータ線と電気的に接続されている。 - 特許庁 - The fist and second select regions 220 and 222 has sub-bit select circuits 230-246 for connecting the plurality of sub-bit lines BL0, BL1,... selectively with a smaller number of main bit lines MBL0, MBL1,... than the plurality of sub-bit lines.
第１，第２の選択領域２２０，２２２は、複数のサブビット線ＢＬ０，ＢＬ１，…を、該複数のサブビット線より少ない数のメインビット線ＭＢＬ０，ＭＢＬ１，…に選択して接続するサブビット選択回路２３０〜２４６を有する。 - 特許庁 - Lifters 6... are provided adjacent to one end of the respective sub-module lines, the sub-modules assembled by the lifters 6... in the respective sub-module lines are lowered to the position of the main module line 7, and the respective sub-modules are assembled with the power train module.
これら各サブモジュールラインの一端近傍には、リフター６…が設けられ、これらリフター６…により各サブモジュールラインにて組み立てられたサブモジュールをメインモジュールライン７の位置まで降ろし、パワートレインモジュールに各サブモジュールを組み付ける。 - 特許庁 - To form lines with an accuracy level of microns to sub-microns by discharging droplets.
液滴を吐出することで、ミクロンオーダ〜サブミクロンオーダの精度のラインを形成する。 - 特許庁 - A display device is equipped with a sub-panel 10, a main panel 20 in which respective source bus lines 16 are connected to corresponding source bus lines 16 of the sub-panel 10 and which has more pixels than the sub-panel 10, and a display drive circuit.
表示装置は、サブパネル１０と、各ソースバスライン１６がサブパネル１０の対応するソースバスライン１６と接続され、サブパネル１０よりも画素数が多いメインパネル２０と、表示駆動回路とを備える。 - 特許庁 - At first, during the first sub-interval, a first pulse is successively applied on scanning lines, and corresponding data signals are applied on data lines.
先ず、第一サブインタバルの間、走査線に順次第一パルスを印加し、対応するデータ信号をデータラインに与える。 - 特許庁 - A match line is made a hierarchical structure and a memory cell is arranged at an intersection of a plurality of sub-match lines and a plurality of search lines.
また、マッチ線を階層構造とし、複数のサブマッチ線と複数のサーチ線との交点にメモリセルを配置する。 - 特許庁 - In the method for accessing a phase change memory device, first sub-bit lines are grouped in a first group and second sub-bit lines are grouped in a second group.
相変化メモリデバイスにアクセスする方法において、第１のサブ複数のビットラインを第１グループにグループ分けし、第２のサブ複数のビットラインを第２グループにグループ分けする。 - 特許庁 - Each pixel P is composed of two rows of sub-pixels 50 in the extending direction of the data lines 20 and two columns of sub-pixels 50 in the extending direction of the scanning lines 10.
画素Ｐは、それぞれ、サブ画素５０がデータ線２０の延出する方向に２行配置されかつ走査線１０の延出する方向に２列配置されて構成される。 - 特許庁 - Since horizontal scanning lines 60 and vertical scanning lines 70 are arranged corresponding to each row and column of the sub-pixels, with each sub-pixel capable of being controlled on and off independently.
副画素の各行および各列に対応して、水平走査線６０および垂直走査線７０が配置されるので、各副画素のオン／オフ制御は独立に実行できる。 - 特許庁 - The sub word lines can be selected in accordance with a twin-cell mode.
この場合においても、ツインセルモードにしたがってサブワード線を選択することができる。 - 特許庁 - In this structure, four sub word lines are driven for one main word line.
メインワード線１本に対してサブワード線４本が駆動される構成となっている。 - 特許庁 - Further, two sub-array groups 178a, 17b are constituted of plural sub-arrays 12, global bit lines 16 of one side of the sub- array groups 17a, 17b are connected respectively to local bit lines 14b of the other side of the sub-array groups 17a, 17b.
さらに、複数のサブアレイ１２により２つのサブアレイ群１７ａ，１７ｂを構成し、一方のサブアレイ群１７ａ，１７ｂのグローバルビット線１６と他方のサブアレイ群１７ａ，１７ｂのローカルビット線１４ｂとを、それぞれ接続してなる構成とされている。 - 特許庁 - The magnetic-RAM cell has a pair of sub-digit lines provided above a semiconductor substrate.
前記磁気ラムセルは、半導体基板上部に配置された一組のサブデジットラインを具備する。 - 特許庁 - The sub-word line drive signal lines SWCL2-SWCL4 are shared by adjacent memory blocks MA1-MA4 respectively.
前記副ワード線駆動信号線SWCL2〜SWCL4は、各々、隣接するメモリブロックMA1〜MA4で共用される。 - 特許庁 - The magnetic resistor is so provided as to overlap with the pair of sub-digit lines.
前記磁気抵抗体は、前記一組のサブデジットラインと重畳されるように配置される。 - 特許庁 - Attran (1) system transmits and distributes water to residents directly through main and sub-main pipe lines.
送水、配水方法は、Attran 川(1)からはメイン、サブメイン管から直接給水して 20いる。 - 厚生労働省 - Sub word lines SWL11, SWL10 are arranged at the second row, and connected to the main word lines MWL11, MWL10.
サブワード線ＳＷＬ１１，ＳＷＬ１０は、第２の行に配置され、メインワード線ＭＷＬ１１，ＭＷＬ１０に接続される。 - 特許庁 - Sub word lines SWL01, SWL00 are arranged at the first row, and connected to the main word lines MWL01, MWL00.
サブワード線ＳＷＬ０１，ＳＷＬ００は、第１の行に配置され、メインワード線ＭＷＬ０１，ＭＷＬ００に接続される。 - 特許庁 - Also, sub-bit lines BLS are connected to the main bit lines BLM through a first MOS field effect transistors Q1S.
また、メインビット線ＢＬＭには、第１のＭＯＳ電界効果トランジスタＱ_１Ｓを介してサブビット線ＢＬＳが接続している。 - 特許庁 - One field consists of upper sub-field groups and lower sub-field groups, and at least one independent control SF is provided in lower sub-field groups, and the other lower sub-field groups are simultaneously addressed in two lines by the same data.
上位サブフィールド郡と、下位サブフィールド郡から構成し、下位サブフィールド郡のなかに独立制御ＳＦを少なくとも１つ設け、その他の下位サブフィールド郡を２ライン同時に同一データでアドレスする。 - 特許庁 - The communication system is provided with: a master communication apparatus 1; sub communication apparatuses 2, 3, 4, communication lines Aa, Ab, Ac for interconnecting the master communication apparatus 1 and the sub communication apparatus 2; communication lines Ad, Ae interconnecting the sub communication apparatuses 2 and 3; and communication lines Af, Ag interconnecting the sub communication apparatuses 2 and 4.
主通信装置１と、副通信装置２，３，４と、主通信装置１と副通信装置２を接続する通信回線Ａａ，Ａｂ，Ａｃと、副通信装置２と副通信装置３を接続する通信回線Ａｄ，Ａｅと、副通信装置２と副通信装置４を接続する通信回線Ａｆ，Ａｇとを備える。 - 特許庁 - A holding capacitor check wiring 26 of the first sub-pixel P1 and the second sub-pixel P2 is formed by bundling and connecting the holding capacitor lines CS1/CS3 and holding capacitor lines CS2/CS4 for the first sub-pixel P1 and the second sub-pixel P2.
複数の第１副画素Ｐ１及び第２副画素Ｐ２に対応する保持容量ラインＣＳ１・ＣＳ３及び保持容量ラインＣＳ２・ＣＳ４をそれぞれ束ねて接続した第１副画素Ｐ１及び第２副画素Ｐ２の検査用保持容量配線２６を設ける。 - 特許庁 - Wiring lines 25, 36 are arranged on the sub-circuit blocks 22, 32 formed with the lines 15, 16 and the lines 25, 36, which are connected to the main block 12.
サブ回路ブロック２２、３２には配線２５、３６を配置し、配線１５、１６と配線２５、３６とによるサブ回路ブロック２２、３２をメイン回路ブロック１２に接続する。 - 特許庁 - Each sub-pixel is located in the sub-pixel region, has one display area, and electrically connects to each of the one of the scanning lines and the one of the first data lines.
各副画素が副画素領域中に位置するとともに、１つの表示領域を有し、各副画素が走査線の１つ及び第１データ線の１つにそれぞれ電気接続される。 - 特許庁
