「subtractor」を含む例文一覧(522)
1 2 3 4 5 6 7 8 9 10 11 次へ＞- A subtractor Sr, a subtractor Sg and a subtractor Sb output subtracted results of the data to an RGB encoder B and a format determining unit 913.
減算器Ｓr、減算器Ｓg、減算器Ｓbは、該データの減算結果をＲＧＢエンコーダＢおよびフォーマット判定器９１３に出力する。 - 特許庁 - FLOATING-POINT ADDER/SUBTRACTOR OF THREE-TERM INPUT
３項入力の浮動小数点加減算器 - 特許庁 - A subtractor 111 subtracts a black level from the input.
減算器１１１は、入力から黒レベルを減算する。 - 特許庁 - A subtractor 36 subtracts the ringing component from the video signal.
減算器36は、映像信号からリンギング成分を減算する。 - 特許庁 - A loop filter 312 averages an output of the subtractor 310.
ループフィルタ３１２は、引き算器３１０の出力を平均化する。 - 特許庁 - An integrator 20 integrates an output signal of the subtractor 18.
積分器２０は減算器１８の出力信号を積分する。 - 特許庁 - A first subtractor 21 and a second subtractor 24 subtract output signals from the amplifier 3 and the variable gain amplifier 4.
第１減算器２１及び第２減算器２４は、アンプ３及び可変利得アンプ４からの出力信号を互いに減算する。 - 特許庁 - A digital subtractor 113 outputs an error signal and a digital subtractor 115 subtracts a threshold value t1 from the error signal.
ディジタル減算器１１３にて誤差信号を出力し、ディジタル減算器１１５にて誤差信号から閾値ｔ１を減算する。 - 特許庁 - The multiplier 77 outputs the multiplied value to the subtractor 78.
乗算器７７は、この乗算値を減算器７８に出力する。 - 特許庁 - A subtractor 18 subtracts a feedback signal from an analog input signal.
減算器１８はアナログ入力信号と帰還信号を減算する。 - 特許庁 - The correction signal is then subtracted from image data by a subtractor (8).
そして、減算器（８）で、画像データから補正信号を減算する。 - 特許庁 - An adder-subtractor circuit 15 computes two sorts of sums from three differences.
加減算回路１５は、３つの差分から２通りの和を演算する。 - 特許庁 - The first to third echo cancellers 101, 102, 103 comprise an adaptive filter 101A and a subtractor 101B, an adaptive filter 102A and a subtractor 102B, and an adaptive filter 103A and a subtractor 103B, respectively.
第１乃至第３エコーキャンセル部１０１、１０２、１０３はそれぞれ、適応フィルタ１０１Ａと減算器１０１Ｂ、適応フィルタ１０２Ａと減算器１０２Ｂ、適応フィルタ１０３Ａと減算器１０３Ｂとからなる。 - 特許庁 - A sub amplifier 16 amplifies an output signal S1 of the subtractor 17.
サブ増幅器１６は、減算器１７の出力信号Ｓ１を増幅する。 - 特許庁 - A centering processor 76 is equipped with a multiplier 77 and a subtractor 78.
センタリング処理部７６は、乗算器７７と、減算器７８とを備えている。 - 特許庁 - A second amplifier circuit 15 amplifies the output of the subtractor circuit 14 into four times, and feeds it back to the first subtractor circuit 11 and the circuit 12.
第２増幅回路１５は、減算回路１４の出力を４倍に増幅して第１増幅回路１１およびＡＤ変換回路１２へフィードバックする。 - 特許庁 - A subtractor subtracts the output of the coordinate generating unit and the output of the interval decoder, and a multiplier multiplies the output of the subtractor by the output of the interval gain adjusting unit.
減算器は座標発生部出力と区間デコーダ出力とを減算し、掛け算器は減算器出力と区間利得調整部出力とをかける。 - 特許庁 - A PID controller 13 performs PID operation for the output of the subtractor 12.
ＰＩＤ制御部１３は減算部１２の出力にＰＩＤ演算を行う。 - 特許庁 - An adder-subtractor circuit 13 computes a difference between adjacent two data among the four data.
加減算回路１３は、４データのうち隣り合う２データの差分を演算する。 - 特許庁 - The adjusting circuit 53 includes a decoder 52, a current source array 50, and a subtractor 51.
調整回路５３は、デコーダ５２と、カレントソースアレイ５０と、減算器５１とを含む。 - 特許庁 - The phase compensation circuit 2 phase-compensates the output of the subtractor 1.
位相補償回路２は、減算器１の出力に対し位相補償をおこなう。 - 特許庁 - The adder and the subtractor receive signals in pair and generate an intermediate coefficient.
加算器および減算器は、信号対を受信し中間係数を生成する。 - 特許庁 - The subtractor 13 calculates a SAM value from input two path metric.
減算器１３は、入力された２つのパスメトリックからＳＡＭ値を算出する。 - 特許庁 - An adder 6 adds the output of the subtractor 5 by one field.
加算回路６は、減算回路５の出力を１フィールド分累積して加算する。 - 特許庁 - The PID controller 18 performs PID operation for the output of the subtractor 17.
ＰＩＤ制御部１８は減算部１７の出力にＰＩＤ演算を行う。 - 特許庁 - A reference voltage source 5 generates the reference voltage Vsa and outputs it to a subtractor 4.
基準電圧源５は、基準電圧Ｖsaを生成し、減算器４に出力する。 - 特許庁 - The output of the adder 3 is outputted to a subtractor 5, and the subtractor 5 subtracts the output of the FiFo memory 2 switched in a switching device 4 from the output after addition.
加算器３の出力は減算器５に出力され、減算器５は、加算後の出力から切り換え器４で切り換えられたＦｉＦｏメモリ２の出力を減算する。 - 特許庁 - A subtractor 12 calculates the difference between an output voltage amplitude command value and the effective value.
減算部１２は出力電圧振幅指令値と実効値との差を演算する。 - 特許庁 - SUBTRACTOR CIRCUIT, ADDER CIRCUIT, VIDEO SIGNAL PROCESSOR BY USE THEREOF, AND RECTIFIER CIRCUIT
減算回路、加算回路、それらを用いたビデオ信号処理装置及び整流回路 - 特許庁 - Afterwards, the method subtracts the output signal of the adder/subtractor device from the double IF signal or subtracts half of the output signal of the adder/subtractor device from the IF.
その後ＩＦを２倍した信号から前記加減算器の出力信号を減算し、またはＩＦから加減算器の出力信号を２分の１倍した信号を減算する。 - 特許庁 - The subtractor 16 subtracts the output of the PID controller 18 from the AC command.
減算部１６は交流指令値からＰＩＤ制御部１８の出力を減算する。 - 特許庁 - The motor 203 is compared with a position command 201 by a subtractor 204 to obtain position deviation 205.
モータ位置２０３を位置指令２０１と減算器２０４で比較し、位置偏差２０５を得る。 - 特許庁 - Also, signals other than those extracted by the band-pass filter 4 are taken out by a subtractor 6.
さらにバンドパスフィルタ４で抽出された以外の信号が減算器６で取り出される。 - 特許庁 - An over-sampled digital signal d2 is supplied to the other terminal of the subtractor 20.
減算器２０の他方の端子にはオーバーサンプリングされたデジタル信号ｄ２が供給される。 - 特許庁 - A subtractor SU outputs a value obtained by inverting each the pixel value of the input image data.
減算器ＳＵは、入力画像データの各画素値を反転した値を出力する。 - 特許庁 - An adder-subtractor 14 obtains a difference by adding and subtracting the amount of the positive or negative magnetic flux.
加減算回路１４は正または負の磁束量の加減算で差分を求める。 - 特許庁 - The difference of the one-frame delay and present signals is obtained in a subtractor 16 and the difference signals are judged in a frame difference judgement device 17.
減算器１６において、この１フレーム遅延と現信号の差分をとる。 - 特許庁 - An averaging circuit 11 averages pixel values A, C and provides an output to a subtractor 12.
平均化回路１１は、画素値Ａと、画素値Ｃを平均して減算器１２に出力する。 - 特許庁 - A subtractor 5 subtracts the output signals transmitted from the low-pass filter 4 from the receiving signals.
減算部５は、ロウパスフィルタ４からの出力信号を受信信号から減算する。 - 特許庁 - The subtractor 11 subtracts the smear detection means output 28 from a synthesized video signal 8.
減算器11では、合成映像信号８からスミア検出手段出力28を減算する。 - 特許庁 - The over-current detection circuit uses a subtractor circuit to detect a source-drain voltage of the PMOS transistor.
ＰＭＯＳトランジスタのソース−ドレイン間電圧を減算回路を用いて検出する。 - 特許庁 - A subtractor 803 subtracts the subtraction output 806 from the digital output 113.
この減算出力８０６が減算器８０３でデジタル出力１１３から減算される。 - 特許庁 - The subtractor 101 generates a differential image between the image of the frame to be coded and the prediction image.
減算器101は、符号化対象のフレームの画像と予測画像の差分画像を生成する。 - 特許庁 - A subtractor SU inverts the pixel value outputted from the selector S1 and outputs it.
減算器ＳＵは、セレクタＳ１から出力された画素値を反転して出力する。 - 特許庁 - The subtractor circuit 12 and the operational amplifier circuit 13 configure a differential amplifier 14.
減算回路１２および演算増幅回路１３が差分増幅器１４を構成する。 - 特許庁 - A subtractor 3 calculates a deviation of the swing angle θ_1 from a target swing angle r_a.
減算器３は、目標揺動角度ｒ_ａと揺動角度θ_１との偏差を演算する。 - 特許庁 - When a reader motor 501 is brought under feedback control, a subtractor 522 to which data are outputted from the data storage part 520 computes the difference between the output data and a speed target value and a subtractor 524 subtracts the arithmetic result value of the subtractor 522 from the speed target value.
リーダモータ５０１をフィードバック制御する際、データ格納部５２０からデータが出力された引算器５２２は、その出力データと速度目標値との差を演算し、さらに引算器５２４は速度目標値から引算器５２２の演算結果値を引く。 - 特許庁 - Based on the outputs of four clearance sensors, the displacement of the rotating body is calculated by a displacement adder-subtractor 401, and the inclination angle of the rotating body is calculated by a rotating angle adder-subtractor 402.
四つの隙間センサ３８１〜３８４の出力に基づいて、変位加減算器４０１で回転体の変位が、回転角加減算器４０２で回転体の傾斜角度が算出される。 - 特許庁 - The image processor 10 then produces quantization errors e(i, j) by subtracting the output data of the subtractor 11 from the output data of the quantizer 12 by a subtractor 13, filters the quantization errors e(i, j) by the filtering section 14, and inputs the output data of the filtering section 14 into the subtractor 11.
また、減算器１３によって、量子化器１２の出力データから減算器１１の出力データを減算して量子化誤差ｅ（ｉ，ｊ）を生成し、量子化誤差ｅ（ｉ，ｊ）をフィルタ部１４によってフィルタリング処理し、フィルタ部１４の出力データを減算器１１に入力する。 - 特許庁 - The detected smear mean value is given to a subtractor 11 as a smear detection means output 28.
検出したスミアの平均値は、スミア検出手段出力28として減算器11へ与えられる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
