「surface type」を含む例文一覧(14065)
＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 .... 281 282 次へ＞- ELECTROSTATIC NEUTRALIZATION DEVICE USING SURFACE DISCHARGE TYPE ION GENERATING MEANS
表面放電方式イオン発生手段を用いた静電気中和装置 - 特許庁 - DISPLAY SURFACE INCLINATION VARIABLE TYPE MERCHANDISE DISPLAY SHELF, AND MERCHANDISE DISPLAY SHELF
陳列面傾斜可変型商品陳列棚及び商品陳列棚 - 特許庁 - METHOD OF MANUFACTURING INVERSE PREVENTION TYPE IGBT EQUIPPED WITH INCLINED SIDE SURFACE
傾斜状の側面を備える逆阻止型ＩＧＢＴの製造方法 - 特許庁 - LIGHT GUIDING PLATE, SIDE LIGHT TYPE SURFACE LIGHT SOURCE DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE
導光板、サイドライト型面光源装置及び液晶表示装置 - 特許庁 - WATER DISPERSION TYPE PRESSURE-SENSITIVE ADHESIVE COMPOSITION AND SHEET FOR PROTECTING SURFACE
水分散型感圧性接着剤組成物および表面保護用シート - 特許庁 - The method also comprises the steps of thereafter, lightly etching the surface of an N-type GaAs buffer layer 22.
その後、ｎ型ＧaＡsバッファ層２２の表面を軽くエッチングする。 - 特許庁 - HYBRID-TYPE SURFACE THERMOMETER, APPARATUS, AND METHOD FOR MEASURING TEMPERATURE DISTRIBUTION
ハイブリッド型表面温度計、温度分布測定装置及び測定方法 - 特許庁 - A surface channel layer 5 comprises n-type channel layers 5a, 5b formed to touch the surface parts of p- type base regions 3a, 3b and an n- type epi layer 2, and p-type channel layers 5c, 5d formed on the n-type channel layers.
表面チャネル層５を、ｐ^-型ベース領域３ａ、３ｂの表面部及びｎ^- 型エピ層２の表面部と接するように形成されたｎ型チャネル層（５ａ、５ｂ）と、ｎ型チャネル層の上に形成されたｐ型チャネル層（５ｃ、５ｄ）とによって構成する。 - 特許庁 - The analog circuit is further provided with a deep n-type well provided in the bottom surface side of the p-type Si substrate 101 nearer than the p-type well 107, and is constituted to separate the bottom surface side of the p-type well 107 and the p-type Si substrate 101.
アナログ回路は、ｐ型ウェル１０７よりもｐ型Ｓｉ基板１０１の底面側に設けられており、ｐ型ウェル１０７およびｐ型Ｓｉ基板１０１の底面側を隔離するように構成されている、ディープｎ型ウェルを備える。 - 特許庁 - An n-type channel cut layer 5 is formed at the vicinity of bottom surface of the first element separation 21 in the n-type well 3 and a p-type channel cut layer 6 is formed at the vicinity of bottom surface of the first element separation 21 of the p-type well 4.
ｎ型ウェル３内の第１の素子分離２１の底面近傍にｎ型チャネルカット層５が形成され、ｐ型ウェル４の第１の素子分離２１の底面近傍にｐ型チャネルカット層６が形成されている。 - 特許庁 - The distance from the primary surface to the bottom of an n-type impurity region NR of an I/O n-type transistor is longer than that from the primary surface to the bottom of the n-type impurity region NR of a core n-type transistor.
主表面からＩ／Ｏｎ型トランジスタのｎ型不純物領域ＮＲの最下部までの距離は、主表面からコアｎ型トランジスタのｎ型不純物領域ＮＲの最下部までの距離より長い。 - 特許庁 - An i-type amorphous silicon film 21 and an n-type amorphous silicon film 22 are formed on the main surface of an n-type monocrystal silicon substrate 11, and a surface electrode 12 is formed on the n-type amorphous silicon film 22.
ｎ型単結晶シリコン基板１１の主面上にｉ型非晶質シリコン膜２１およびｎ型非晶質シリコン膜２２が形成され、ｎ型非晶質シリコン膜２２上に表面電極１２が形成されている。 - 特許庁 - Each cell is formed of an n-type GaN layer 21 having uneven surface of mound type inclination having an inclination angle corresponding to each band gap, an n-type InAlGaN layer 22 and a p-type InAlGaN layer 23 formed on an n-type GaN buffer layer 21.
各セルは、各バンドギャップに対応する傾斜角の山型傾斜の凹凸面を有するｎ型GaN層２１、ｎ型GaNバッファ層２１上に形成されたｎ型InAlGaN層２２及びｐ型InAlGaN層２３よりなる。 - 特許庁 - On a surface of an n^+ type epitaxial layer 8 on a principal surface of a p^++ type high-concentration substrate 7, p^++ type semiconductor regions 12, p^++ type semiconductor regions 13 and p^++ type semiconductor regions 14 are formed to form two zener junctions by the n^+ type epitaxial layer 8 and the p^++ type semiconductor regions 12 and 13.
ｐ^＋＋型高濃度基板７の主面上のｎ^＋型エピタキシャル層８の表面にｐ^＋＋型半導体領域１２、ｐ^＋＋型半導体領域１３およびｐ^＋＋型半導体領域１４を形成し、ｎ^＋型エピタキシャル層８とｐ^＋＋型半導体領域１２、１３とによる２つのツェナー接合を形成する。 - 特許庁 - SURFACE-MOUNTED ANTENNA AND ITS ADJUSTING METHOD, AND COMMUNICATION DEVICE EQUIPPED WITH SURFACE-MOUNTED TYPE ANTENNA
表面実装型アンテナおよびその調整方法および表面実装型アンテナを備えた通信装置 - 特許庁 - An upper surface of the mask layer is disposed on the same plane as an upper surface of the first conductivity type semiconductor layer.
前記マスク層の上面は、前記第１導電型半導体層の上面と面一に配置される。 - 特許庁 - DOUBLE-SIDED SURFACE TYPE THREE DIMENSIONAL WARP KNIT FABRIC HAVING EMBROIDERY KNITTED SURFACE AND INSERTION KNITTED BULKY PART, AND METHOD FOR PRODUCING THE SAME
縫い編み面及び挿入編成嵩高部を有する二面式立体経編地及びその製法 - 特許庁 - METHOD FOR COMPENSATING TEMPERATURE OF SURFACE ACOUSTIC WAVE RESONATOR AND TEMPERATURE-COMPENSATION TYPE SURFACE ACOUSTIC WAVE OSCILLATOR
弾性表面波共振子の温度補償方法および温度補償型弾性表面波発振器 - 特許庁 - SURFACE MODIFIED ITO FILM, ITS SURFACE TREATMENT METHOD AND CHARGE INJECTION TYPE LIGHT EMITTING ELEMENT USING THE SAME
表面改質ＩＴＯ膜、その表面処理方法およびそれを用いた電荷注入型発光素子 - 特許庁 - The light-reflecting surface 212 with virtually concave cross-section forms a top surface of the pan type lens 21.
光反射面２１２は、皿型レンズ２１の上面を形成し、その断面は実質的に凹状である。 - 特許庁 - A first conductivity-type first base layer 11 having a first surface and a second surface is formed.
第１面及び第２面を有する第１導電型の第１のベース層１１が形成されている。 - 特許庁 - A gap S is left between the top surface of the plate type body 32 and the reverse surface of the reinforcing plate 31.
板状体３２の表面と補強板３１の裏面との間には隙間Ｓが設けられている。 - 特許庁 - A round n-type surface buffer region 5 is formed on the bottom surface of the second trench 4.
この第２トレンチ４の底面には、角のない形状のｎ型表面バッファ領域５が設けられている。 - 特許庁 - VERTICAL TYPE OIL WATER SEPARATION TANK FOR SURFACE DRAINAGE, SURFACE DRAINAGE TREATMENT INSTALLATION AND PRECAST BLOCK
路面排水の縦型油水分離処理槽及び路面排水処理施設並びにそのプレキャスト組ブロック - 特許庁 - The surface of the source electrode 70 and the surface of the N-type SiC epitaxial area 20 form shot key junction.
ソース電極７０とＮ型ＳｉＣエピタキシャル領域２０の表面とは、ショットキー接合を形成する。 - 特許庁 - SURFACE EMITTING TYPE LASER ELEMENT, ITS MANUFACTURING METHOD AS WELL AS SURFACE EMITTING LASER ARRAY AND WAVELENGTH MULTIPLEX TRANSMISSION SYSTEM
面発光レーザ素子およびその作製方法および面発光レーザアレイおよび波長多重伝送システム - 特許庁 - ELECTROSTATIC CHUCK TYPE SAMPLE FIXING TOOL, CUTTING DEVICE FOR OBSERVATION SURFACE EXPOSURE, AND SURFACE LAYER PHYSICAL PROPERTY ANALYZER
静電チャック式試料固定治具、観察面露出用切削装置および表層物性解析装置 - 特許庁 - The object of double-sided screen display is attained by using one surface of the semitransmission type panel as a transmission type display and the other surface as a reflection type liquid crystal panel.
即ち、半透過式パネルの一方の面を透過式の様式で表示させ、他方の面を反射式液晶パネルとして用いることによって、両面スクリーン表示の目的を達成する。 - 特許庁 - The nitrogen surface of n-type semiconductor layer 2 is etched by phosphoric acid through wet etching to flatten the same and, thereafter, an n-type electrode 7 is formed on the surface of the flattened n-type semiconductor layer 2.
ｎ型半導体層２の窒素面をリン酸によりウェットエッチングして平坦化した後、平坦化したｎ型半導体層２の表面にｎ型電極７を形成する。 - 特許庁 - A trench, in which an insulating film 8 is formed on an inner surface and conductor 9 is buried in it, is arranged at least on a part of an n-type surface region 3 above the p-type partition type 1b.
また、少なくともｐ型仕切り型１ｂの上方の一部のｎ型表面領域３に、内面に絶縁膜８を形成し導電体９を埋めた溝を設ける。 - 特許庁 - In the surface acoustic wave device, respective longitudinally- coupled-resonator type interdigital transducer 2, 1, 3 having a balance type - unbalance type converting function are provided on a piezoelectric substrate 8 along the propagating direction of a surface acoustic wave.
平衡型−不平衡型変換機能を有する縦結合共振子型の各くし型電極部２、１、３を弾性表面波の伝搬方向に沿って圧電基板８上に設ける。 - 特許庁 - An n-type semiconductor 22 is formed on the surface of an n-type silicon substrate, and a mask oxide film 23 and a mask nitride film 24 (mask laminated film) are formed on the surface of the n-type semiconductor 22.
ｎ型シリコン基板の表面にｎ型半導体２２を形成し、ｎ型半導体２２の表面にマスク酸化膜２３およびマスク窒化膜２４（マスク積層膜）を形成する。 - 特許庁 - An on resistance reducing n-type well 134 is formed in the vicinity of surface of the n^--type epitaxial layer 110 while n^+-type drain region 118 is formed in the vicinity of the surface.
Ｎ^−型エピタキシャル層１１０の表面近傍には、オン抵抗低減用Ｎ型ウェル１３４が形成され、その表面近傍にはＮ^＋型ドレイン領域１１８が形成されている。 - 特許庁 - An N-type layer 5a composed of an N-type epitaxial layer 5 in which, for example, an N+-type drain layer 13 is formed is surrounded by a P-type drain isolation layer 6 extending from a surface of the N-type epitaxial layer 5 to an N+-type buried layer 2.
Ｎ＋型ドレイン層１３等が形成されたＮ型エピタキシャル層５からなるＮ型層５ａを、Ｎ型エピタキシャル層５の表面からＮ＋型埋め込み層２まで延在するＰ型ドレイン分離層６で取り囲む。 - 特許庁 - A light-emitting device includes: an n-type layer; a p-type layer; an active-region sandwiched between the n-type layer and the p-type layer; and a substrate having a first surface for receiving the active-region sandwiched between the n-type layer and the p-type layer.
発光素子は、N型層と、P型層と、前記N型層と前記P型層の間に挟まれたアクティベーション層と、前記N型層と前記P型層の間に挟まれたアクティベーション層を受け入れる第1面を有する基板と、を含む。 - 特許庁 - On a back surface of an n-type GaAs substrate 1, an n-type electrode Au-Ge layer and an n-type electrode Ni layer are sequentially deposited by a sputtering method.
Ｎ型ＧａＡｓ基板１の裏面に、Ｎ型電極Ａｕ−Ｇｅ層とＮ型電極Ｎｉ層とをスパッタにより順次蒸着する。 - 特許庁 - A transistor 10 is provided, in the surface layer of a p-type nitride semiconductor layer 6, with an n-type source region 18 and an n-type drain region 12.
トランジスタ１０は、ｐ型窒化物半導体層６の表層部にｎ型のソース領域１８とｎ型のドレイン領域１２を備えている。 - 特許庁 - An n-type drift layer 13 and a p-type base layer 15 are formed adjacent on the surface of a p-type semiconductor active layer 11.
ｐ型の半導体活性層１１の表面にｎ型のドリフト層１３とｐ型のベース層１５とが互いに隣接するように形成される。 - 特許庁 - Furthermore, the electric field type and magnetic field type antennas are made to coexist on the surface and the back face, and they are faced to a radio tag 20 in parallel (E type).
若しくは、さらに、表面、裏面共に電界型、磁界型を混在させてそれぞれを並列に無線タグ２０に対向させる（Ｅタイプ）。 - 特許庁 - A pair of P+ type gate layers 2a and 2b is formed on the surface of the N type epitaxial layer 6 so as to surround the N+ type source layer 3.
前記Ｎ型エピタキシャル層６の表面に前記Ｎ＋型ソース層３を取り囲んで１対のＰ＋型ゲート層２ａ、２ｂを形成する。 - 特許庁 - On a surface of the n-type semiconductor substrate 13, a collector n^+ type region 16 and an emitter n^+ type region 17 are formed apart each other.
ｎ型半導体基板１３の表面部には、コレクタｎ^+ 型領域１６とエミッタｎ^+ 型領域１７が互いに離れて形成されている。 - 特許庁 - On the major surface of the n-type single crystal silicon wafer 1, an i-type amorphous silicon film and a p-type amorphous silicon film are formed sequentially.
ｎ型単結晶シリコンウエハ１の主面上にｉ型非晶質シリコン膜およびｐ型非晶質シリコン膜が順に形成されている。 - 特許庁 - Further, a transparent thermoplastic resin layer 4 made of an olefin type resin, an acrylic type resin, a polyester type resin or the else is preferably disposed on the surface.
表面に更にオレフィン系樹脂、アクリル系樹脂又はポリエステル系樹脂等からなる透明熱可塑性樹脂層４を設けても良い。 - 特許庁 - A P+ type layer 3 is the P+ type diffusion layer formed by ion-implanting P-type impurities from a main surface of the semiconductor layer 3.
Ｐ＋型層４は、半導体層３の主表面からＰ型の不純物をイオン注入することで形成したＰ＋型の拡散層である。 - 特許庁 - A deep n-type well 133 is provided at the bottom surface side of the SRAM-P type well 185 and the SRAM-N type well 189.
ＳＲＡＭ−Ｐ型ウェル１８５およびＳＲＡＭ−Ｎ型ウェル１８９よりも底面側には、ディープＮ型ウェル１３３が設けられている。 - 特許庁 - The p type base region 105 is so formed on the main surface 12 as to adjoin the n type source region 103.
ｐ型ベース領域１０５はｎ型ソース領域１０３に隣接するように主表面１２に形成される。 - 特許庁 - A first p-type impurity region is provided on a surface of a n--type semiconductor layer almost at the center of the gate electrode.
ゲート電極の略中央のｎ−型半導体層表面に第１ｐ型不純物領域を設ける。 - 特許庁 - A plurality of insular P+ type silicon regions 15 are formed in the surface region of an N type silicon region 12.
Ｎ形シリコン領域１２の表面領域に、Ｐ^＋形シリコン領域１５を島状に複数形成する。 - 特許庁 - To provide a field emission type electron source whose surface is improved in flatness and to provide a manufacturing method of the electric field emission type electron source.
表面の平坦性を向上した電界放射型電子源およびその製造方法を提供する。 - 特許庁 - On the surface of well 3, a p-type diffusion layer 6 as well as a source 4 and a drain 5 of the n-type diffusion layer are formed.
ウエル3の表面には、p型の拡散層6と、n型の拡散層のソース4及びドレイン5とが形成されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
