To provide a surge tester for performing a surge test corresponding to the characteristics of a testing object. 被試験対象の特性に応じたサージ試験を行うサージ試験装置を提供する。 - 特許庁
The surge tester 100 controls surge electric power impressed on the testing object 2 based on the value of a surge current impressed on the testing object 2 and the input signal. サージ試験装置100は、被試験対象2に印加するサージ電力を、被試験対象2に印加されたサージ電流の値及び入力信号に基づいて制御する。 - 特許庁
This surge tester 100 is for performing a surge test on a testing object correspondingly to an input signal input from an impressed waveform generator 11 generating an impressed waveform. サージ試験装置100は、印加波形を発生する印加波形発生器11から入力される入力信号に応じて被試験対象のサージ試験を行う。 - 特許庁
To provide a surge test circuit that can realize the same testing condition regardless of consumption current of tested-equipment. 被試験機器の消費電流によらず、同一の試験条件を実現できるサージ試験回路を提供する。 - 特許庁
To provide a device with an overvoltage protection function and a test method of a high voltage system to which a surge arrester is connected capable of preventing damage of the surge arrester when testing the high voltage system. サージ・アレスタが接続された高電圧システムの試験時に、サージ・アレスタの損傷を防止できる課電圧保護機能を備えたデバイス及び高電圧システムの試験方法を提供する。 - 特許庁
METHOD FOR INSPECTING ON-SITE SURGE CURRENT DISCHARGE EXPERIMENT TO EQUIPOTENTIAL CONNECTION AND BASIC PILE GROUNDED PLATE, DISCHARGE TESTING DEVICE, AND DISCHARGE MONITORING METHOD 等電位接続と基礎杭アース板への現場サージ電流放電実験検査方法及び放電試験装置並びに放電監視方法 - 特許庁
Then, switching surge discharge withstand current rating testing is carried to the machined element 21 under the above condition, so that the electric characteristics can be sharply improved. この条件で研削加工した素子21について、開閉サージ放電耐量試験を行うと、その電気的特性は著しく向上する。 - 特許庁
To provide a semiconductor integrated circuit mounting a non-volatile memory capable of performing characteristic testing of the non-volatile memory via an external terminal, and further of preventing a surge voltage from being communicated to the non-volatile memory even in the case that the surge voltage is applied to the external terminal. 不揮発性メモリを搭載した半導体集積回路において、外部端子を通して不揮発性メモリの特性テストを実施し、更に、その外部端子にサージ電圧が印加された場合であっても、そのサージ電圧が不揮発性メモリに伝わることを防止する。 - 特許庁
When a pulse rising time of an inverter pulse testing power source used when inspecting or diagnosing a motor is different from a rising time of a surge voltage observed in a motor terminal of an inspection diagnosis object at an inverter driving time, the magnitude ΔV of the surge voltage of the inverter pulse testing power source is heightened or lowered as much as a value necessary for applying a peak voltage Vm generated at the inverter driving time between motor winding turns. モータを検査又は診断する際に用いるインバータパルス試験電源のパルス立ち上がり時間が、インバータ駆動時に検査診断対象のモータ端子で観測されるサージ電圧の立ち上がり時間と異なる際には、モータ巻線ターン間にインバータ駆動時に発生するピーク電圧Vmを印加するのに必要な値だけ、前記インバータパルス試験電源のサージ電圧の大きさΔVを高くあるいは低くすることを特徴とする。 - 特許庁
To provide a surge current discharge method, a discharge testing device, and a discharge monitoring method for inspecting defect in which reinforcement embedded in a foundation part of a building or concrete of each floor is broken and dissolved due to lightning before ready-mixed concrete placing. 建物の基礎部分や各フロアのコンクリート内に埋設されている鉄筋が落雷により破壊あるいは溶解してしまうような瑕疵を生コンクリート打設前に検査することができるサージ電流放電工法及び放電試験器並びに放電監視方法を提供する。 - 特許庁
To provide a push button structure evading failure in an electric part in a cover during an electrostatic surgetesting without enlarging surrounding shape of a button, by having no occurrence of an operation failure in the button or degradation in appearance by easily aligning a center of an opening in the cover and a center of the button when assembling. 組立時にカバーの開口中心とボタン部の中心とを簡単に位置決めすることができ、ボタン部の動作不良や外観の品位低下などを引き起こすことが無く、ボタン部の周囲形状を大きくしないで静電気サージ試験におけるカバー内の電気部品の故障を回避できるプッシュボタン構造を提供する。 - 特許庁