The result of the arithmetic of a product sum weighted to the inputs of a first input terminal and a second input terminal of the synaptic circuit is generated at the common node. シナプス回路それぞれの分圧回路の第一入力端子及び第二入力端子の入力に対して重み付けられた積和演算の結果を前記共通節点に発生する。 - 特許庁