「test-pattern」を含む例文一覧(2179)
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 .... 43 44 次へ＞- The test pattern image to be projected to the projection surface 400 has a distortion in a direction opposite to that of the lens used for imaging the test pattern image.
投写面４００上に投写されるテストパターン画像は、テストパターン画像の撮像に用いるレンズとは逆方向の歪みを有する。 - 特許庁 - DYNAMIC TEST PATTERN CONFIGURATION FOR IMAGE ANALYSIS BASED ON AUTOMATON DIAGNOSIS
自動機械診断に基づく画像分析のための動的テストパターン構成 - 特許庁 - SIMULATED WIRING PATTERN AND EVALUATION TEST METHOD OF SEMICONDUCTOR ELEMENT USING THE SAME
模擬配線パターンとこれを用いた半導体素子の評価試験方法 - 特許庁 - TEST PATTERN PRODUCING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS INSPECTING METHOD
半導体集積回路のテストパターン生成方法及びその検査方法 - 特許庁 - APPARATUS, METHOD, AND PROGRAM FOR GENERATING TEST PATTERN
テストパターン作成装置、テストパターン作成方法及びテストパターン作成プログラム - 特許庁 - A general-purpose test-pattern printer does test pattern printing twice or more while changing a distance between the nozzle and a printing surface (S1-S4).
汎用のテストパターン印刷装置を使用して、ノズルと印刷面との間の距離を変えつつ２回以上のテストパターン印刷を行う（Ｓ１〜Ｓ４）。 - 特許庁 - The recording material P on which the test pattern is formed is conveyed to a CCD sensor 18 by using a refeeding part 12 etc., to read the test pattern.
このテストパターンが形成された記録材Ｐを再給送部１２等を利用してＣＣＤセンサ１８に搬送し、テストパターンを読み取らせる。 - 特許庁 - To automatically test a whole operation pattern by a simple operation.
運行パターンの全体について、簡単な操作で、自動的にテストを行う。 - 特許庁 - The reference pulse is supplied at a fixed time point to the test pattern.
基準パルスをテストパターンに対して固定の時間位置で供給する。 - 特許庁 - A need for executing calibration is determined without recording the test pattern.
テストパターンを記録せずにキャリブレーションの実行の必要性を判断する。 - 特許庁 - METHOD OF VERIFYING SEMICONDUCTOR INTEGRATED CIRCUIT, AND METHOD OF CREATING TEST PATTERN
半導体集積回路の検証方法及びテストパターンの作成方法 - 特許庁 - SEMICONDUCTOR INTEGRATED CIRCUIT, TEST PATTERN GENERATOR OF SEMICONDUCTOR INTEGRATED CIRCUIT
半導体集積回路、半導体集積回路のテストパターン生成装置 - 特許庁 - SEMICONDUCTOR INTEGRATED CIRCUIT, TEST PATTERN GENERATING METHOD, AND CIRCUIT TESTING METHOD
半導体集積回路、試験パターン生成方法、及び回路試験方法 - 特許庁 - METHOD AND DEVICE FOR DETERMINING THE OPTIMUM INITIAL VALUE IN TEST PATTERN GENERATOR
テストパターン発生器における最適初期値の決定方法および装置 - 特許庁 - A test pattern is automatically generated by an ATPG tool at a step 15.
ステップ１５で、ＡＴＰＧツールによるテストパターンの自動作成を行う。 - 特許庁 - To solve problems of a method for printing the test pattern of a printing image on the end of a continuous paper that the test pattern print area is limited, and the resulting information is little.
連続紙の端部に印刷画像のテストパターンを印刷する方法では、テストパターン印刷領域が限られ、得られる情報が少ない。 - 特許庁 - The image light including a test pattern of nipping a pattern image of a striped pattern between a white pattern and a black pattern, is made incident on the lens of a test object, and a resolution numeric value is determined by detecting a luminance value of the emitting light from the lens.
白パターンと黒パターンとの間に縞模様のパターン画像を挟み込んだテストパターンを含む画像光をテスト対象のレンズに入射し、レンズからの射出光の輝度値を検出して解像度数値の判定を行う。 - 特許庁 - To test one item of test data by one pattern when inputting test data at the testing of combinational circuits, to simplify the circuit configuration of a test circuit, and to shorten test time.
組合わせ回路をテストする際のテストデータの入力に際し、１つのテストデータを１パターンでテストすることを可能とし、テスト回路の回路構成を簡略化し、かつテスト時間の短縮を可能にする。 - 特許庁 - A skew value of each pin of the tester is calculated from a result h measured by the test pattern f and the test program g created, and a test program i for an actual test is created by reflecting the skew value in the original test program c.
生成したテストパタンｆとテストプログラムｇで測定した結果ｈから、テスタの各ピンのスキュー値を算出し、それを元のテストプログラムｃに反映させ、本テスト用のテストプログラムｉを生成する。 - 特許庁 - In the test method for the LSI, the test pattern 25 is created from the source file 27 and a scramble format 28 and the right and wrong of a response signal from the LSI 23 relative to the test pattern is determined by the test plan 24.
またＬＳＩのテスト方法においては、ソースファイル２７とスクランブル書式２８とからテストパタン２５を作成し、ＬＳＩ２３からのテストパタンに対する応答信号の良否をテストプラン２４に基づいて判定する。 - 特許庁 - The memory chip packaged in the package is tested with the internal test pattern (the first test mode) generated in the logic chip or the external test pattern (the second test mode) supplied from the outside according to the mode select signal.
パッケージに実装されたメモリチップは、モード選択信号に応じて、ロジックチップ内で発生する内部試験パターン（第１試験モード）または外部から供給される外部試験パターン（第２試験モード）を使用して試験される。 - 特許庁 - To provide a bit-compressed test pattern to a scanning chain of a circuit under a test, and to handle test patterns of different scanning chain lengths when a decompressed test pattern thereof is applied to the scanning chain.
テスト中回路中の走査チェーンにビットの圧縮したテストパターンを提供し、これが解凍されたテストパターンを走査チェーンに適用するに際して、異なる走査チェーンの長さのテストパターンを扱えるようにする。 - 特許庁 - A text pattern generating device 11 acquires a test pattern with pattern length based on an index value by automatic test pattern generation (ATPG) based on a net list 21 of an LSI, and extracts only a part related with a circuit function operation, and outputs it as a test pattern 18 for power analysis.
ＬＳＩのネットリスト２１をもとに、テストパターン生成装置１１は、自動テストパターン生成（ＡＴＰＧ）により指標値に基づくパターン長のテストパターンを得、そのうち回路機能動作に関する部分のみを抽出して電力解析用テストパターン１８として出力する。 - 特許庁 - COMPRESSION/DECOMPRESSION METHOD FOR PATTERN DATA FOR SEMICONDUCTOR-TESTING APPARATUS AND TEST PATTERN- COMPRESSING/EXPANDING APPARATUS
半導体試験装置用パタ—ンデ—タのコンプレッション・デコンプレッション方法及びテストパタ—ン圧縮・伸張装置 - 特許庁 - METHOD FOR GENERATING PATTERN FRAME, METHOD FOR COLLATING TEST PATTERN, METHOD FOR TESTING JITTER, COMMUNICATION DEVICE, AND COMMUNICATION SYSTEM
パターンフレーム生成方法およびテストパターン照合方法、並びにジッタテスト方法、通信装置、通信システム - 特許庁 - By the test pattern 1, the impact of line edge roughness on a transferred pattern can be analyzed.
テストパターン１によって，転移パターン上の線状の縁の粗さの影響は，分析することができる。 - 特許庁 - The bit map plotted by the pattern creation and display processing section 3 is displayed on the display 5 as test pattern.
パターン作成表示処理部３により描画したビットマップを、テストパターンとしてディスプレイ５に表示させる。 - 特許庁 - Next, this test pattern data are reproduced with rotation speed being lower than speed at the time of test writing of this test pattern data (e.g. 1/2 times), after it is amplified by ta pre-amplifier 4, it is supplied to a quality evaluating means 22.
次に、このテストパターンデータを試し書き時よりも低い（例えば、１／２倍の）回転速度で再生し、プリアンプ４で増幅した後、品質評価手段２２に供給する。 - 特許庁 - A pulse pattern generator generating a test signal of specified pattern using a plurality of digital/analog converters and outputting the test signal to a test object is improved.
本発明は、所定のパターンの試験用信号を、複数のデジタルアナログ変換器を用いて生成し、被試験対象に出力するパルスパターン発生装置に改良を加えたものである。 - 特許庁 - After a test resist film consisting of a chemically amplifying resist material is formed, the test resist film is subjected to pattern exposure and developing to form a test resist pattern 14A.
化学増幅型レジスト材料よりなるテスト用レジスト膜を形成した後、該テスト用レジスト膜に対してパターン露光及び現像を行なって、テスト用レジストパターン１４Ａを形成する。 - 特許庁 - To perform efficient generation of a test pattern capable of taking account of connection relation of instances on a critical path and avoiding an incorrect test, in creation of a test pattern of a semiconductor integrated circuit.
半導体集積回路のテストパタンの作成において、クリティカルパス上のインスタンスの接続関係を考慮し、かつ、誤テストを回避するテストパタンの生成を効率的に行う。 - 特許庁 - When performing calibration, test image data are displayed on a display D as a test pattern, and an optical environment measurement member and the test pattern are imaged as a calibration image by a camera C.
キャリブレーション時には、テスト画像データがディスプレイＤにテストパターンとして表示され、カメラＣにより光環境測定部材とテストパターンとがキャリブレーション画像として撮影される。 - 特許庁 - The test circuit 50 stores a programmable test pattern 55 for inspecting the cache memory 40, and instructs reading/writing of data to the cache memory 40 according to the test pattern 55.
このテスト回路５０は、キャッシュメモリ４０を検査するためのプログラマブルなテストパターン５５を格納し、そのテストパターン５５に従って、キャッシュメモリ４０に対するデータの読み書きを指示する。 - 特許庁 - The pickup 24 is first moved to a test recording area of an optical disk 22, switching it to a test pattern generating circuit 64 by a switching circuit 62 and a test pattern signal is recorded in the optical disk 22.
まず、ピックアップ２４を光ディスク２２のテスト記録領域へ移動し、切り換え回路６２でテストパターン発生回路６４に切り換えて、テストパターン信号を光ディスク２２に記録する。 - 特許庁 - To provide a semiconductor testing device capable of a test with an irregular test pattern by adding a simple constitution to a semiconductor testing device for testing with a regular test pattern.
規則的なテストパターンでテストを行うための半導体試験装置に簡易な構成を付加することで不規則テストパターンでのテストが可能となる半導体試験装置を提供する。 - 特許庁 - A test chart image 906 is obtained by recording the same test pattern in respective divided areas obtained by dividing the full width of a test chart 600 into plurality.
テストチャート画像９０６は、テストチャート６００の全幅を複数に分割した各分割エリア内に同じテストパターンを記録したものである。 - 特許庁 - To provide a test interface circuit for mixed memory in which the number of test data input/output terminals is reduced and a practicable test pattern is increased.
テストデータ入出力端子の数を低減しかつ実行可能なテストパターンを増加させる混載メモリ用テストインターフェイス回路を提供する。 - 特許庁 - The test piece 2 is supported on a support 11 so that the thin film pattern is turned downward and a pressure body 10 is allowed to fall to apply load to the test piece 2 to perform a bending test.
試験片２を薄膜パターン側を下にして支持体１１で支持し加圧体１０を下降させて荷重を加え曲げ試験を行う。 - 特許庁 - SYSTEM FOR AUTOMATICALLY GENERATING TEST PROGRAM/TEST PATTERN OF MIXED-SIGNAL LSI AND RECORDING MEDIUM RECORDING THE SYSTEM AS PROGRAM
ミックスドシグナルＬＳＩのテストプログラム・テストパタン自動生成システム及びそのシステムをプログラムとして記録した記録媒体 - 特許庁 - Therefore, a test pattern is given directly to the parity cell array and an incorporated self-test of a semiconductor memory can be performed.
したがって、試験パターンをパリティセルアレイを直接与えて半導体メモリの組み込み自己検査を実施できる。 - 特許庁 - To provide an IC card test device by which a developer of an IC card program can easily prepare a test pattern.
ＩＣカードプログラムの開発者がテストパターンを容易に作成することができるＩＣカードテスト装置を提供する。 - 特許庁 - To reduce memory access using any test pattern in a recording test of a recording disk, such as an optical disk and a hard disk.
光ディスクやハードディスクなどの記録ディスクの記録テストで任意のテストパタンを用いつつメモリアクセスを低減する。 - 特許庁 - This Radiometric Kirk Test of this invention involves a test pattern having an isolated dark area within a much larger bright field.
本発明の放射キルクテストは、より大きな明視野内に孤立した暗領域を有するテストパターンを含む。 - 特許庁 - To provide a scan-test point circuit with a small area overhead, which can generate a desired test pattern easily.
面積オーバーヘッドが小さく、容易に所望のテストパタンを生成することができるスキャンテストポイント回路を提供する。 - 特許庁 - The functional test pattern is inputted to a reference device 2 and a device under test 4, and both devices 2 and 4 are operated likewise.
機能テストパターンは基準デバイス２と被検査デバイス４に入力し、各デバイス２，４は同じように動作する。 - 特許庁 - The disk access system, the length of test data and the data pattern are set as parameters at the time of performing the operation test.
動作テストを行う際のパラメータとして、ディスクアクセス方式、テストデータ長及びデータパターンを設定させる。 - 特許庁 - Then the test pattern is inputted from a scanning-in signal SI to perform the scanning test of the combination circuit 200.
その後、スキャンイン信号ＳＩからテストパターンを入力し、組み合せ回路２００のスキャンテストを実行する。 - 特許庁 - DELAY FAULT TEST QUALITY CALCULATING DEVICE AND METHOD, AND DELAY FAULT TEST PATTERN GENERATING DEVICE
遅延故障テスト品質算出装置、遅延故障テスト品質算出方法、及び遅延故障テストパターン発生装置 - 特許庁 - A quantity of light for reading the image adjustment test pattern printed on the rear surface through from the front side of the recording sheet with the position adjustment test patterns formed is adjusted; and the light quantity is increased, until the density level of the test pattern printed on the rear surface reaches a prescribed value, and then, the test pattern on the rear surface is read.
位置調整用のテストパターンが形成された記録シートの表側から裏面のテストパターンを透かして読み取るときの光量を調整し、裏面のテストパターンの濃度レベルが所定値になるまで光量を増加させて読取を行う。 - 特許庁 - To make a generated test pattern satisfy a test pattern verification condition using an original net list, and to prevent a strobe error from occurring in a test pattern verification process using the original net list, even when generating the test pattern of a ROM-mixed LSI, using a test pattern automatic generation tool of handling the net list of a gate level.
ゲートレベルのネットリストを扱うテストパターン自動生成ツールを使用してＲＯＭ混在ＬＳＩのテストパターンを生成する場合であっても、生成されるテストパターンがオリジナルのネットリストを使用したテストパターン検証条件を満たすようにし、オリジナルのネットリストを使用したテストパターン検証工程においてストローブエラーが発生しないようにすることができるテストパターン自動生成方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
