... combines the broadest industry support with the best hardware language platform for testbench creation.
...は最も広い産業的支持と、テストベンチを作るための最良のハードウェア言語プラットフォームとを連合させるものです。 - コンピューター用語辞典
A timing constraint 4 defined by a designer, a verification object circuit (RTL) 5 and a testbench 6 are given to a delay added RTL logic simulator. 遅延付加RTL論理シミュレータに対して、設計者により定義されたタイミング制約4、検証対象回路(RTL)5、テストベンチ6が与えられる。 - 特許庁
A logic simulation section 3 carries out logic simulation to the RTL which is added with delay by the delay added RTL generation section 2 by using the testbench 6 and obtains a simulation result 7. 論理シミュレート部3は遅延付加RTL生成部2により遅延付加されたRTLを、テストベンチ6を用いて論理シミュレートし、シミュレート結果7を得る。 - 特許庁
In the disk interface system, a real-time testbench having an actual operation speed is generated while minimum test instruction word information for test are caused to be inputted at a sufficiently low speed like an operation speed of general test equipment. ディスクインターフェースシステムにおいて、テストのための最小限のテスト命令語情報を一般的なテスト装備の動作速度のように十分に遅い速度で入力させつつ実際の動作速度のテストベンチを自動的に発生する。 - 特許庁
例文データの著作権について
Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.