「three-input adder」を含む例文一覧(10)
- FLOATING-POINT ADDER/SUBTRACTOR OF THREE-TERM INPUT
３項入力の浮動小数点加減算器 - 特許庁 - To reduce the circuit scale of the quotient/remainder discriminating part of retracting divider for high-order radix by determining a quotient by performing bit matching corresponding to the compared results of a three-input adder/subtracter, a three-input comparator and second and first comparators.
商をｋビットずつ求める基数２^k の引き戻し法除算器において、商・剰余判定部の回路規模を削減する。 - 特許庁 - The image-processing apparatus comprises an adder 105 for adding noise signals to each input data signal of each of three primary colors R, G, and B; and a matrix circuit 104 for supplying noise signals to the adder 105.
ＲＧＢの三原色それぞれの入力データ信号に対して、ノイズ信号を加算する加算器１０５と、上記加算器１０５に、ノイズ信号を供給するマトリクス回路１０４とを備える。 - 特許庁 - In the three-input adder/subtracter 319, the new remainder Re is found by parallel performing the compound addition/subtraction of {R-(y+z)} with one time of carry propagation.
このとき、３Ｂ＝（Ｂ＋２Ｂ）≦Ｒの比較において３入力比較器３１３を用い、（Ｂ＋２Ｂ）の加算を行わずして比較を実現する。 - 特許庁 - A three-phase current output from the PCS control unit is added up with a load current I_L in an adder 51, and is input into a current-torque converter 52.
ＰＣＳ制御部から出力された三相電流は、負荷電流Ｉ_Lと加算器５１で加算されて、電流−トルク変換部５２に入力される。 - 特許庁 - When two or more of three inputs of each summing point are always 0, an adder is not set in this summing point, or when one input is always 0, a half adder (HA) is set in this summing point and a full adder (FA) is set in the other summing points.
そして、各加算点の３つの入力のうち２以上が常時０となる場合は、この加算点に加算器を設置せず、１つの入力が常時０となる場合にはこの加算点に半加算器（ＨＡ）を設置し、それ以外の加算点に全加算器（ＦＡ）を設置する。 - 特許庁 - Consequently, the number of bits of the adder 102 is reduced to three bits for the 14-bit input and the number of bits of the integrator for the noise shape filter 203 is reduced to 11 bits for the 14-bit input.
これにより、加算器２０１のビット数が１４ビット入力に対して３ビットに、ノイズシェイプフィルタ２０３用の積分器のビット数が１４ビット入力に対して１１ビットにそれぞれ低減される。 - 特許庁 - To provide a floating-point adder/subtractor of three-term input allowing acquisition of the same result as the case of performing rounding after calculation with infinite accuracy in an arithmetic process.
演算過程で無限の精度をもって演算した後丸めを行った場合と同一の結果を得ることができる３項入力の浮動小数点加減算器を提供する。 - 特許庁 - In a five-step 3-cascade filter decimation device 5, three circuits each composed of a multiplier 51, an adder 52, a register 53 and a selector 54 are parallel provided and this device is operated at a sampling frequency fs of an input signal.
５段３カスケードのフィルタ・デシメーション装置５は、乗算器５１、加算器５２、レジスタ５３及びセレクタ５４で構成された回路が３つ並列に設けられ、入力信号のサンプリング周波数ｆsで動作する。 - 特許庁 - Two of three kinds of PN codes among spreading code generators 534(1)-534(3) are input and added in an adder 536, and the added result is processed by using the FFT method and stored in a memory 538.
拡散符号発生部５３４（１）〜５３４（３）からの３種類のＰＮ符号のうちの２種類を加算部５３６に供給して加算し、その加算結果をＦＦＴ処理部５３７においてＦＦＴ処理してメモリ５３８に格納する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
