「threshold gate」を含む例文一覧(899)
1 2 3 4 5 6 7 8 9 10 11 .... 17 18 次へ＞- Threshold voltage of a floating gate is made negative.
浮遊ゲートのしきい電圧を負にする。 - 特許庁 - A threshold voltage detection section 32 detects the gate threshold voltage Vth of a transistor T14, and a threshold voltage holding section 33 holds the gate threshold voltage Vth.
閾値電圧検出部３２は、トランジスタＴ１４のゲート閾値電圧Ｖthを検出し、閾値電圧保持部３３は、このゲート閾値電圧Ｖthを保持する。 - 特許庁 - To reduce variation in the threshold voltage of a trench gate type transistor, while maintaining the high gate breakdown strength of the transistor in the trench gate type transistor.
トレンチゲート型トランジスタにおいて、高いゲート耐圧を維持しつつ、しきい値電圧の変動を少なくする。 - 特許庁 - To suppress a sub threshold current and a tunneling leakage current, while keeping the threshold voltage of a transfer gate as it is.
トランスファゲートの閾値電圧を保ち、サブスレッショルド電流を抑え、トンネリングリーク電流を抑える。 - 特許庁 - The high threshold device has a thick-formed gate oxide film or a high-k dielectric gate oxide film.
高スレショルドのデバイスは、厚くしたゲート酸化膜または高ｋ誘電体ゲート酸化膜を有する。 - 特許庁 - A memory transistor varies in threshold voltage according to control gate voltage.
メモリトランジスタは、制御ゲート電圧に応じて閾値電圧が変化する。 - 特許庁 - The gate voltage "Vdata+Vth_TR" falls below threshold voltage of the electro-optical element 11.
「Ｖdata＋Ｖth_TR」は電気光学素子１１の閾値電圧Ｖth_ELを下回る。 - 特許庁 - GATE THRESHOLD TEMPERATURE COMPENSATION CIRCUIT FOR MOSFET FOR SWITCHING POWER SOURCE
スイッチング電源用ＭＯＳＦＥＴのゲートしきい値温度補償回路 - 特許庁 - THRESHOLD DERIVING METHOD FOR ABNORMALITY DECISION OF GATE INSULATING FILM AND INSPECTING METHOD OF SEMICONDUCTOR ELEMENT USING THE THRESHOLD
ゲート絶縁膜の異常判定用の閾値導出方法と、その閾値を用いた半導体素子の検査方法 - 特許庁 - Furthermore, lowering of gate threshold voltage of the n-type MOS field effect transistor N2 is suppressed by contriving the layout of gate region or employing a high threshold voltage.
さらに、このトランジスタＮ２は、ゲート領域のレイアウトの工夫あるいは高閾値電圧化により、ゲート閾値電圧の低下が抑制されている。 - 特許庁 - REGULATION OF MOSFET THRESHOLD VOLTAGE ACCOMPANYING CONTROL OF METAL GATE STACK
金属ゲートスタック制御を伴うＭＯＳＦＥＴしきい値電圧調整 - 特許庁 - Thus, a threshold voltage of the gate is lowered toward the direction for extending the gate electrode 31.
このため、ゲートのスレッショルド電圧は、ゲート電極３１が延伸する方向に向かうにつれて低くなている。 - 特許庁 - To reduce back-gate voltage dependency of a threshold voltage of a transistor.
トランジスタの閾値電圧のバックゲート電圧依存性を低減することができる。 - 特許庁 - A gate voltage of the Q1 is boosted toward an on-operating threshold voltage.
Ｑ１のゲート電圧がオン動作する閾値電圧に向かって上昇する。 - 特許庁 - Gate electric charges in a threshold voltage Vti of FET is assumed to be Qti.
ＦＥＴの閾電圧値（Ｖｔｉ）におけるゲート電荷をＱｔｉとする。 - 特許庁 - To reduce variation in threshold voltages of the gate of a hetero junction transistor.
ヘテロ接合トランジスタにおいて、ゲートの閾値電圧のバラツキを低減すること。 - 特許庁 - To adjust a threshold value of a complementary transistor having a gate stack structure of a high dielectric constant gate insulating film and a metal gate electrode using a simple procedure.
簡易な手順で、高誘電率ゲート絶縁膜とメタルゲート電極とのゲートスタック構造を有する相補型トランジスタの閾値を調整する。 - 特許庁 - That the object waveform is passed through a threshold gate means is recorded in a counter 7.
目的の波形が閾値ゲート手段を通過した旨はカウンター７記録される。 - 特許庁 - Thus, a threshold voltage of the gate insulating film is different for each transistor.
それにより、ゲート絶縁膜のしきい値電圧が個々のトランジスタごとに異なる。 - 特許庁 - To improve sub-threshold characteristics of a transistor having a trench gate structure.
トレンチゲート構造を有するトランジスタにおいて、サブスレッショルド特性を良好にする。 - 特許庁 - To provide a semiconductor device capable of suppressing or preventing variation in gate threshold.
ゲート閾値の変動を抑制または防止できる半導体素子を提供する。 - 特許庁 - To break trade-off between an on-resistance and a gate threshold voltage.
オン抵抗とゲート閾値電圧の間に存在するトレードオフ関係を打破すること。 - 特許庁 - To reduce the threshold value of a CMIS element in which metal is used for a gate electrode material.
メタルをゲート電極材料に用いたＣＭＩＳ素子の閾値を低減する。 - 特許庁 - The drive circuit for a semiconductor switching element has in a gate driving circuit 16c a means which detects a voltage between a gate and an emitter during a mirror period when the semiconductor switching element 1 is turned on as the gate threshold voltage, and a means which displaces emitter potential Ve corresponding to a difference between a gate threshold voltage reference value and the detected gate threshold voltage.
ゲート駆動回路１６ｃ内に、半導体スイッチング素子１のターンオン時におけるミラー期間のゲート・エミッタ間電圧をゲート閾値電圧として検出する手段と、ゲート閾値電圧基準値と検出されたゲート閾値電圧との差分に応じてエミッタ電位Veを変位させる手段とを備える。 - 特許庁 - The second sense amplifier 4 determines difference between the voltage value of the floating gate and a second threshold larger than the first threshold.
第２のセンスアンプ４は、フローティングゲートの電圧値と、第１の閾値より大きな第２の閾値との大小を判定する。 - 特許庁 - Moreover, since the gate electrode 114 is embedded in the gate trench, the gate length can be extended and a sub-threshold current can be suppressed.
しかも、ゲート電極１１４がゲートトレンチ内に埋め込まれていることから、ゲート長が拡大され、サブスレッショルド電流を抑制することが可能となる。 - 特許庁 - To solve such a problem that a threshold increases when a p channel FET which uses a high dielectric constant gate dielectric film is formed by a gate first process.
高誘電率ゲート誘電膜を用いるｐチャネルFETをゲート先作りプロセスにより形成すると閾値が大きくなる。 - 特許庁 - To increase threshold voltage and decrease turn-on resistance in the gate forward direction in a junction gate field effect transistor.
接合ゲート型電界効果トランジスタにおいてゲート順方向立ち上がり電圧を高く、かつ、オン抵抗を低くする。 - 特許庁 - Signal loss of the transfer gate is reduced, by using the MOS transistor whose threshold voltage is small for the transfer gate.
転送ゲートにしきい値電圧の小さなＭＯＳトランジスタを用いることで、転送ゲートの信号損失が低減される。 - 特許庁 - Furthermore, a low gate threshold voltage can be ensured because the gate oxide film of the planar MOSFET is thin at the CMOS section.
また、ＣＭＯＳ部のプレーナＭＯＳＦＥＴのゲート酸化膜は薄いために低いゲートしきい値電圧を確保できる。 - 特許庁 - A gate pulse generator 33 compares the pulsive noise S7 with the threshold S9 and generates a gate pulse S10 when the level of the waveform of the pulsive noise S7 exceeds the threshold S9.
ゲートパルス発生器３３は、パルス性ノイズＳ７を閾値Ｓ９と比較し、パルス性ノイズＳ７の波形が閾値Ｓ９を超えるときにゲートパルスＳ１０を発生させる。 - 特許庁 - To lessen an FET with a metal gate in threshold voltage and to restrain its power consumption.
メタルゲートを用いたＦＥＴの、しきい値を低下させ素子の消費電力を抑制する。 - 特許庁 - To suppress an excessive drain current when a gate voltage approaches a value close to a threshold.
ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制する。 - 特許庁 - To suppress excessive drain currents that occur when a gate voltage approaches a threshold value.
ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制する。 - 特許庁 - Thus, the threshold voltage of the first transistor Q1 is reduced by a back gate effect.
こうして、バックゲート効果によって第１のトランジスタＱ１のスレッショルド電圧を下げる。 - 特許庁 - When the gate and the body are short-circuited, the threshold voltage of the NMOS transistors N6 and N8 is lowered.
ゲートとボディを短絡すると、ＮＭＯＳトランジスタＮ６，Ｎ８の閾値電圧が下がる。 - 特許庁 - To enhance the interfacial quality between a gate insulator film and a semiconductor and to control the threshold voltage.
ゲート絶縁膜と半導体との界面特性の向上としきい値電圧の制御。 - 特許庁 - To reduce the gate electrode depletion layer, and to decrease the threshold voltage absolute value.
ゲート電極の空乏層を低減するとともに、閾値電圧の絶対値を小さくする。 - 特許庁 - In this semiconductor integrated circuit according to this invention, only a gate circuit 1 on a critical path is constituted in an MT gate cell which is the combination of a transistor with low threshold voltage and a transistor with high threshold, and the remaining gate circuits 1 are constituted by transistor with high threshold voltage.
本発明の半導体集積回路は、クリティカルパス上のゲート回路１のみを、しきい値電圧の低いトランジスタとしきい値電圧の高いトランジスタとを組み合わせたMTゲートセルで構成し、それ以外のゲート回路１は、しきい値電圧の高いトランジスタで構成する。 - 特許庁 - To provide a semiconductor device capable of reducing a difference of a threshold voltage depending on a gate length of a silicide gate electrode.
シリサイドゲート電極のゲート長に依存する閾値電圧の差異を小さくすることが可能な半導体装置を提供する。 - 特許庁 - The SOI MOSFET device has a polysilicon back gate 26 for controlling a threshold voltage of a polysilicon-containing front gate 50.
ＳＯＩ ＭＯＳＦＥＴデバイスは、ポリシリコン含有フロント・ゲート５０のしきい値電圧を制御するポリシリコン・バック・ゲート２６を有する。 - 特許庁 - The gate control circuit corrects the gate potential of the pull-down transistor in a manner linked to the variations in the threshold voltage of the memory cell transistor.
このゲート制御回路は、メモリセルトランジスタのしきい値電圧変動に連動してそのプルダウントランジスタのゲート電位を補正する。 - 特許庁 - For acquiring and holding the voltage corresponding to the gate-source voltage or to the threshold voltage, switches provided between the gate and the source and between the gate and the drain of the transistor and a capacitor provided between the gate and source are used.
ゲート・ソース間電圧又はしきい値電圧に応じた電圧の取得、保持には、トランジスタのゲート・ソース間及びゲート・ドレイン間に設けたスイッチ、及びゲート・ソース間に設けた容量を用いる。 - 特許庁 - To prevent metal atoms from being injected into a gate insulating film in forming a gate electrode, and to prevent increase of gate leakage current, destabilization of threshold voltage, and the like.
ゲート電極を形成する際に、ゲート絶縁膜に金属原子が注入されることを抑制し、ゲートリーク電流の増加や閾値電圧の不安定化等を防止する。 - 特許庁 - During a sampling period, the gate of an n-type MOS transistor Q10 is set at a threshold voltage, and the gate of a p-type MOS transistor Q11 is set at the threshold voltage.
サンプリング期間において、ｎ型ＭＯＳトランジスタＱ１０のゲートをそのしきい値電圧に設定し、ｐ型ＭＯＳトランジスタＱ１１のゲートをそのしきい値電圧に設定する。 - 特許庁 - The first gate insulation film 8a is low in concentration of impurities for adjusting a threshold voltage relative to that of the second gate insulation film 8b, or does not contain the impurities for adjusting a threshold voltage.
第１のゲート絶縁膜８ａは、第２のゲート絶縁膜８ｂに比べて閾値電圧調整用不純物の濃度が低い、又は閾値電圧調整用不純物を含有していない。 - 特許庁 - For lower threshold voltage, for example, a gate oxide film is formed thin or ions are implanted to adjust the threshold.
このように閾値電圧を小さくするには、例えばゲート酸化膜を薄くしたり、閾値調整用のイオンを注入したりする方法がある。 - 特許庁 - In this case, the N1 and P2 operate at the limit of a threshold voltage, so the gate of the N3 is biased to a voltage which is the threshold voltage higher than the reference voltage and the gate of the P3 is biased to a voltage which is the threshold voltage lower than the reference voltage.
この場合、Ｎ１とＰ２は閾値電圧の限界で動作するため、Ｎ３のゲートは基準電圧よりも閾値電圧だけ高い電圧にバイアスされ、Ｐ３のゲートは基準電圧よりも閾値電圧だけ低い電圧にバイアスされる。 - 特許庁 - Independently of a main gate current to an IGBT 1 applied through a gate resistance A by a gate drive circuit 2, a voltage-compensated gate control circuit 3-6 injects a voltage-compensated gate current via a gate resistance B when a collector-emitter voltage Vce of the IGBT 1 exceeds a threshold value, and stops injecting the voltage-compensated gate current when the voltage Vce falls below the threshold value.
ゲートドライブ回路２によるゲート抵抗Ａを通したＩＧＢＴ１の主ゲート電流とは独立して、電圧補償ゲート制御回路３〜６はＩＧＢＴ１のコレクタ・エミッタ間電圧Ｖｃｅがしきい値を超えたときにゲート抵抗Ｂを通して電圧補償ゲート電流を注入し、電圧Ｖｃｅがしきい値を下回ったときに電圧補償ゲート電流の注入をオフする。 - 特許庁 - A buffer circuit 29 is provided between a gate terminal of a transistor 26 used for pulldown and a threshold circuit 25 to which a gate signal is input.
プルダウン用トランジスタ２６のゲート端子と、ゲート信号を入力とするしきい値回路２５の間に、バッファ回路２９が設けられる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
