「two-level cache」を含む例文一覧(4)
- When the cache access mode switchover signal S10 is at "H" level, the one-cycle access mode is established, and when the cache access mode switchover signal S10 is at "L" level, the two-cycle access mode is established.
キャッシュアクセスモード切替信号Ｓ１０が「Ｈ」レベルの場合は１サイクルアクセスモードであり、キャッシュアクセスモード切替信号Ｓ１０が「Ｌ」レベルの場合は２サイクルアクセスモードである。 - 特許庁 - A computer cache memory having at least two levels includes associativity sets allocated to congruence groups, each congruence group having multiple associativity sets (preferably two) in the higher level cache and multiple associativity sets (preferably three) in the lower level cache.
少なくとも２つのレベルを有するコンピュータ・キャッシュ・メモリが、一致グループに割り振られた連想セットを含み、各一致グループは、高レベル・キャッシュにおいて複数の（望ましくは、２つの）連想セットを有し、低レベル・キャッシュにおいて複数の（望ましくは、３つの）連想セットを有する。 - 特許庁 - Some of today's most advanced processors, like the PENTIUM processor, have a two-level caching scheme utilizing both a primary cache and a secondary cache, where data contained in the primary cache is accessible 50 to 150 times faster than data in main memory.
ＰＥＮＴＩＵＭプロセッサのような今日の最新のプロセッサの幾らかは、１次キャッシュと２次キャッシュを利用する２レベルキャッシュスキームを有し、１次キャッシュに包含されたデータは、メインメモリのデータよりも５０乃至１５０倍速くアクセスされ得る。 - 特許庁 - At refill permission execution level holding parts 4 and 5, whether or not two ways 32 and 33 of a set associative cache memory are allowed to be refilled is set corresponding to the execution level values of the programs.
２個のウェイ２、３を持つセットアソシアティブキャッシュメモリの各ウェイ２、３に対して、リフィルを許可するか否かを、プログラムの実行レベル値に応じて設定するリフィル許可実行レベル保持部４、５を設ける。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
