「virtual memory address」を含む例文一覧(105)

1 2 3 次へ＞
  • VIRTUAL ADDRESS CACHE MEMORY AND VIRTUAL ADDRESS CACHE METHOD
    仮想アドレスキャッシュメモリ及び仮想アドレスキャッシュ方法 - 特許庁
  • VIRTUAL MEMORY SYSTEM, METHOD FOR MANAGING ADDRESS IN VIRTUAL MEMORY, AND ADDRESS CONVERSION TABLE GENERATOR
    仮想メモリ・システム、仮想メモリのアドレス管理方法、並びにアドレス変換テーブル生成装置 - 特許庁
  • A memory management unit(MMU) 1 inputs a virtual address from a virtual address bus 2 and outputs a physical address to a physical address bus 3.
    メモリ管理ユニット（ＭＭＵ）１は、仮想アドレスバス２から仮想アドレスを入力し、物理アドレスバス３に物理アドレスを出力する。 - 特許庁
  • The maximum size of the process's virtual memory (address space) in bytes.
    プロセスの仮想メモリ (アドレス空間) の最大サイズ (バイト単位)。 - JM
  • A memory management unit receives the virtual address and provides the corresponding physical address.
    メモリ管理ユニットは、仮想アドレスを受け取り、対応する物理アドレスを提供する。 - 特許庁
  • If a virtual address-to-physical address conversion is available for a particular virtual address, the memory management unit retrieves the corresponding physical address.
    仮想アドレスから物理アドレスへの変換が特定の仮想アドレスに対して利用可能な場合、メモリ管理ユニットは、対応する物理アドレスを取り出す。 - 特許庁
  • The memory management unit stores generated virtual address-to-physical address conversions.
    メモリ管理ユニットは、仮想アドレスから物理アドレスへ生成された変換を格納する。 - 特許庁
  • An information processor 10 has an MMU 20 for translating a virtual address and a physical address, based on a translation table for translating the physical address which is the address of a physical memory and the virtual address which is the address of a virtual memory.
    情報処理装置１０は、物理メモリのアドレスである物理アドレスと仮想メモリのアドレスである仮想アドレスとを変換するための変換テーブルに基づいて、前記仮想アドレスと前記物理アドレスとを変換するＭＭＵ２０を備えている。 - 特許庁
  • The memory management unit converts the virtual address to a modified virtual address using a process identifier and then performs a page table walk, by using the modified virtual address and generating the physical address.
    メモリ管理ユニットは、プロセス識別子を使用して、仮想アドレスを修正仮想アドレスに変換し、次に、その修正仮想アドレスを使用して、ページ・テーブル・ウォークを行ない、物理アドレスを生成する。 - 特許庁
  • To enable an operating system to access hash algorithm used by hardware by storing virtual memory page address-to-physical memory page address conversion and a tag in an entry of a page table.
    オペレーティング・システムが、ハードウェアによって使用されるハッシュ・アルゴリズムにアクセスすることができるようにする。 - 特許庁
  • This member holds the virtual address at which the first byte of the segment resides in memory.
    このメンバは、セグメントの先頭バイトがあるメモリの仮想アドレスを保持する。 - JM
  • Map the shared memory object into the virtual address space of the calling process.
    呼び出したプロセスの仮想アドレス空間に共有メモリオブジェクトをマップする。 - JM
  • The 32-bit virtual address space enables addressing up to 4 GB of memory.
    32 ビットの仮想アドレス空間は, 4 GB までのメモリーをアドレス指定できる《1 G＝2３０》 - 研究社 英和コンピューター用語辞典
  • When the virtual address is produced, a part of the virtual address is converted into a partial physical address, and the memory location of the first memory part 101 is accessed using the partial physical address.
    仮想アドレスが生成されるときに、その仮想アドレスの部分は部分的な物理アドレスに変換され、そして、第１のメモリ部分（１０１）のメモリロケーションは部分的な物理アドレスを使用してアクセスされる。 - 特許庁
  • Unmap the shared memory object from the virtual address space of the calling process.
    呼び出したプロセスの仮想アドレス空間から共有メモリオブジェクトをアンマップする。 - JM
  • If a conversion is not available, the memory management unit generates the corresponding physical address from the virtual address.
    変換が利用可能でない場合、メモリ管理ユニットは、仮想アドレスから対応する物理アドレスを生成する。 - 特許庁
  • Virtual memory maps 14, 16 correlate a flash memory physical location address in order to trace the location of the data in the memory.
    仮想メモリマップ（１４、１６）はメモリ内のデータの場所を追跡するためにフラッシュメモリ物理場所アドレスを関連づける。 - 特許庁
  • A series of sample data is stored in the external memory in a plurality of pages continuing in a virtual address space, and easy conversion from the virtual address to real address is enabled by an address conversion table.
    外部メモリに、一連のサンプルデータを、仮想アドレス空間で連続する複数のページに記憶し、アドレス変換テーブルで仮想アドレスから実アドレスへの変換を容易に行えるようにする。 - 特許庁
  • A virtual memory management (VMM) module 320 manages mapping between the process address space and a real memory space as an address space of the memory 3 in page unit.
    仮想メモリ管理（ＶＭＭ）モジュール３２０は、プロセスアドレス空間とメモリ３のアドレス空間としての実メモリ空間との間のページ単位のマッピングを管理する。 - 特許庁
  • To provide a method and a system to accelerate address conversion from a virtual address to a physical address by mapping a virtual memory area by a large page according to a use situation of a virtual memory and individually processing a physical page corresponding to a virtual page needing individual coping inside the virtual memory area mapped to the large page.
    仮想メモリの利用状況に応じて仮想メモリ領域をラージページでマップして、ラージページにマップした仮想メモリ領域内で個別対応が必要な仮想ページに対応する物理ページを個別に処理することで、仮想アドレスから物理アドレスへのアドレス変換を高速化する方法及びシステムを提供する。 - 特許庁
  • An address conversion circuit 6 converts the virtual address VA o a processor core 4 into a mapped address MA based on estimated address mapping and accesses a memory system 8.
    アドレス変換回路（６）が予測したアドレス・マッピングに基づきプロセッサ・コア（４）の仮想アドレス（ＶＡ）をマップド・アドレス（ＭＡ）に変換してメモリ・システム（８）をアクセスする。 - 特許庁
  • The method (and a system), for emulating the memory address designation of a target system by using the virtual/actual memory mapping mechanism of the operating system of a host mutiprocessor system, includes a step in which a target virtual memory address is inputted into a simulated page table to acquire a host virtual memory address.
    ホスト・マルチプロセッサ・システムのオペレーティング・システムの仮想／実メモリ・マッピング・メカニズムを使用してターゲット・システムのメモリ・アドレス指定をエミュレートするための方法（およびシステム）は、ターゲット仮想メモリ・アドレスをシミュレート済みページ・テーブルに入力してホスト仮想メモリ・アドレスを入手するステップを含む。 - 特許庁
  • The memory management unit transforms a virtual address into a physical address by using a descriptor having a plurality of quick values.
    メモリ管理ユニットは、複数の速成値を有するデスクリプタを用いて、仮想アドレスを物理的アドレスに変換する。 - 特許庁
  • This address translating device includes a translation looaside buffer for translating a virtual address into a physical address in a variable page size memory having N-possible page sizes.
    Ｎ通りのページサイズを有する可変ページサイズメモリにおいて仮想アドレスを物理アドレスに変換するための変換索引バッファを含む。 - 特許庁
  • The memory dump will start at the virtual address of the lowest section copied into the output file.
    メモリダンプは出力ファイルにコピーされる最抵位のセクションの仮想アドレスからスタートする。 - JM
  • A memory system comprises; an address conversion unit receiving input of a virtual address and retrieving a TLB entry which matches the virtual address from the TLB; and a page table work unit being connected to the address conversion unit and determining whether or not a physical address which corresponds to the virtual address is in a continuous mapping area, if there is no TLB entry which matches the virtual address.
    仮想アドレスを入力されて、仮想アドレスとマッチングするＴＬＢエントリーをＴＬＢ中から検索するアドレス変換ユニットと、アドレス変換ユニットと連結され、仮想アドレスとマッチングするＴＬＢエントリーがない場合、仮想アドレスに対応する物理的アドレスが連続的マッピング領域にあるか否かを判断するページテーブルワークユニットと、を含む。 - 特許庁
  • The methods include: a step 502 of receiving an instruction to translate a virtual memory pointer to a physical memory address for a memory location; a step 504 of translating the virtual memory pointer into the physical memory address based on page table information; and a step 506 of returning the physical memory address and one or more page attributes.
    仮想メモリ・ポインタをあるメモリ位置についての物理的なメモリ・アドレスに変換する命令を受領する段階５０２と、仮想メモリ・ポインタをページ・テーブル情報に基づいて物理的なメモリ・アドレスに変換する段階５０４と、物理的なメモリ・アドレスおよび一つまたは複数のページ属性を返す段階５０６を含む。 - 特許庁
  • An address space of the virtual machine exists on physical memory of the host computer system under control of the hypervisor.
    仮想マシンのアドレス空間が、ハイパーバイザーの制御の下、ホストコンピューターシステムの物理メモリ上にある。 - 特許庁
  • The bus interface unit of the microprocessor has an address conversion means converting a virtual address into a physical address and a memory read means reading contents corresponding to the physical address designated from a memory outside the microprocessor.
    マイクロプロセッサのバスインターフェイスユニットは、仮想アドレスを物理アドレスに変換するアドレス変換手段と、マイクロプロセッサ外部のメモリから指定された物理アドレスに対応する内容を読み出すメモリ読み出し手段とを含む。 - 特許庁
  • An address management section 23 informs an address translation section 24 of address translation information of an address translation section 14 so that the information processing unit 2 can handle virtual memory of the information processing unit 1.
    情報処理ユニット２が情報処理ユニット１の仮想記憶を取り扱えるように、アドレス管理部２３は、アドレス変換部１４のアドレス変換情報を、アドレス変換部２４に通知させる。 - 特許庁
  • To disclose a hardware management virtual-physical address conversion mechanism for a data processing system having no system memory.
    システム・メモリを持たないデータ処理システムのためのハードウェア管理仮想−物理アドレス変換機構を開示する。 - 特許庁
  • Each arithmetic unit 12 switches a page table to be used, and connects the virtual address space connected to the physical address space of the memory block A30 to the physical address space of the memory block D33.
    各演算装置１２は、使用するページテーブルを切り替えて、メモリブロックＡ３０の物理アドレス空間と結び付けられていた仮想アドレス空間を、メモリブロックＤ３３の物理アドレス空間に結びつける。 - 特許庁
  • The method includes attaching a memory address space identifier to a direct memory access (DMA) request, the DMA request is sent by a consumer and using a virtual address in a given address space.
    この方法は、メモリ・アドレス・スペース識別子を直接メモリ・アクセス（ＤＭＡ）要求に付加するステップを含み、ＤＭＡ要求はコンシューマにより、所与のアドレス・スペース内の仮想アドレスを使用して送信される。 - 特許庁
  • A data storage device includes a NAND flash memory, an executable interface, and a controller for receiving, from a host, via the executable interface, an instruction to access a NAND flash memory at a virtual address and for translating the virtual address to a physical address of the volatile memory.
    データ記憶デバイスは、ＮＡＮＤフラッシュメモリ、実行可能なインターフェイス、そしてホストから実行可能なインターフェイスを介して、仮想アドレスでＮＡＮＤフラッシュメモリにアクセスするインストラクション受信するための、そして仮想アドレスを揮発性メモリの物理アドレスへ変換するためのコントローラを含む。 - 特許庁
  • The address conversion mechanism in the chipset is used to convert the temporary address into the host physical address, whereby a memory size to be allocated to a virtual computer can be specified in detail.
    また、仮アドレスからホスト物理アドレスへの変換にチップセット内のアドレス変換機構を用いることで、仮想計算機に割り当てるメモリサイズを細かく指定できるようになる。 - 特許庁
  • The processor is constituted so as to produce a virtual address to be converted into a physical address for accessing a physical memory, and the physical memory includes a first memory part 101 and a second memory part, which is a part in the same memory level as that of the first memory part.
    プロセッサは、物理的なメモリにアクセスするための物理アドレスに変換するための仮想アドレスを生成するよう構成され、物理的なメモリは第１のメモリ部分（１０１）および第１のメモリ部分と同じメモリレベルの部分である第２のメモリ部分を含む。 - 特許庁
  • The address conversion unit receives virtual addresses from both the CPU and the DMA controller by a first memory address and operates to convert these virtual addresses into physical addresses.
    アドレス変換ユニットは、第１のメモリアドレスによってＣＰＵおよびｌＤＭＡコントローラの両方からの仮想アドレスを受信し、これらの仮想アドレスを物理アドレスに変換するよう動作する。 - 特許庁
  • The memory cache may be configured to permit, when a virtual address is presented to the cache, a matching cache line to be identified from the plurality of cache lines, the matching cache line having a matching address that matches the virtual address.
    メモリキャッシュは、仮想アドレスがキャッシュに与えられると、適合キャッシュラインが複数のキャッシュラインから同定できるように構成されることができ、ここで、適合キャッシュラインは、仮想アドレスに適合する適合アドレスを有する。 - 特許庁
  • A memory use information storage part 51 associates program ID for uniquely identifying a program file, a request origin memory address, request memory size, and a physical memory address by associating them with one another about a program file to be loaded in a storage part 52 for a virtual computer A and a storage part 53 for a virtual computer B.
    メモリ利用情報記憶部５１は、仮想計算機Ａ用記憶部５２及び仮想計算機Ｂ用記憶部５３にロードされたプログラムファイルについて、プログラムファイルを一意に識別するためのプログラムＩＤ、要求元メモリアドレス、要求メモリサイズと、物理メモリアドレスとを対応付けて記憶する。 - 特許庁
  • The system multiplexes separate virtual-address spaces for each process; this memory management is discussed in Chapter 5.
    システムは各プロセスの個別の仮想アドレス空間を多重化します。 このメモリ管理については 5 章で議論します。 - FreeBSD
  • The network interface provides address translation information between virtual and physical addresses in the persistent memory unit.
    ネットワークインターフェースは、永続メモリユニットの仮想アドレスと物理アドレスとの間のアドレス変換情報を提供する。 - 特許庁
  • To provide a virtual address cache memory for reducing circuit amounts, and for solving an alias problem by implementing the function of a TLB on a cache memory.
    TLBの機能をキャッシュメモリ上で実現して、回路量の削減を図り、かつエイリアスの問題を解消する仮想アドレスキャッシュメモリを提供する。 - 特許庁
  • Embodiments provide the data processing system comprising at least one hard partition comprising a plurality of virtual partitions; each of the virtual partitions comprising respective virtual address spaces accessible via a memory access means for relating virtual addresses to real addresses of a real memory; wherein each virtual address space comprises respective unique virtual addresses.
    実施の形態は、複数の仮想パーティションを含む少なくとも１つのハードパーティションを備えるデータ処理システムであって、仮想パーティションのそれぞれが、仮想アドレスを実メモリの実アドレスに関係付けるメモリアクセス手段を介してアクセス可能なそれぞれの仮想アドレス空間を備え、各仮想アドレス空間が、それぞれの一意の仮想アドレスを備える、データ処理システムを提供する。 - 特許庁
  • When the conversion of an arbitrary virtual address to a physical address is required, for example, a table retrieval part 32 retrieves page information related to a physical page on a physical memory assigned to a corresponding virtual page by retrieving the entry of the hash table 222 corresponding to the virtual address area to which the virtual address belongs to specify the target retrieval tree 221.
    テーブル検索部３２は、例えば任意の仮想アドレスの物理アドレスへの変換が必要な場合、当該仮想アドレスが属する仮想アドレス領域に対応するハッシュテーブル２２２のエントリを検索して目的の検索ツリー２２１を特定することで、該当する仮想ページに割り当てられる物理メモリ上の物理ページに関するページ情報を検索する。 - 特許庁
  • In managing a virtual address and a physical address, a conversion index buffer (107) converts addresses of the memory (102) and the storage (103).
    仮想アドレスと物理アドレスの管理において、メモリ（１０２）だけではなく、ストレージ（１０３）のアドレスも変換索引バッファ（１０７）により変換可能にする。 - 特許庁
  • When the retrieval is a hit, the memory securing means 42 performs sharing processing for sharing a memory for the request memory size among a plurality of virtual computers from the physical memory address corresponding to the retrieval key.
    メモリ確保手段４２は、検索にヒットしたときには、検索にキーに対応する物理メモリアドレスから要求メモリサイズ分のメモリを、複数の仮想計算機で共有するように共有化処理を行う。 - 特許庁
  • When pages are remapped to new virtual-memory addresses, most memory-management hardware requires that the hardware address-translation cache be purged selectively.
    ページが新しい仮想メモリアドレスに再マッピングされる際、ほとんどのメモリ管理ハードウェアでは、ハードウェアアドレス変換キャッシュの一部を破棄する必要があります。 - FreeBSD
  • When there is an access from the bus 3 to a predetermined virtual address space, a virtual memory space control part 13 makes corresponding access to FIFO memories 11, 12 that operate at higher speed than the memory 4 and that have a smaller volume than the memory 4.
    仮想メモリ空間制御部１３は、バス３側から予め定めた仮想アドレス空間に対するアクセスがあると、これに対応するアクセスをメモリ４より高速かつ小容量のＦＩＦＯメモリ１１、１２に対して行なう。 - 特許庁
  • An image processing apparatus 1 includes a memory resource initialization means for, when a system memory 7 is initialized, referring to the history information of memory access violation stored in a nonvolatile storage part 8, and for extending the virtual address of a stack area related with a task in which the memory access violation has previously occurred to the empty area of a virtual address area.
    この画像処理装置１は、システムメモリ７を初期化する際、不揮発性記憶部８に保存されているメモリアクセス違反の履歴情報を参照して前回メモリアクセス違反を発生したタスクに係るスタック領域の仮想アドレスを仮想アドレス領域の空き領域に拡張するメモリ資源初期化手段を備える。 - 特許庁
  • a virtual-physical conversion table for converting a virtual address in one volatile cache memory among the volatile cache memories into a physical disk address pointing a storage location in the hard disk without interposing the actual address is stored in the hard disk 102.
    ハード・ディスクには、揮発性キャッシュ・メモリのうちの１つの揮発性キャッシュ・メモリ内の仮想アドレスを実アドレスを介さずにハード・ディスク内の記憶場所を指す物理ディスク・アドレスに変換するための仮想−物理変換テーブルが格納されている。 - 特許庁
1 2 3 次へ＞

例文データの著作権について